WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2000025143) INTEGRATED CIRCUIT TESTER WITH DISK-BASED DATA STREAMING
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2000/025143    International Application No.:    PCT/US1999/024060
Publication Date: 04.05.2000 International Filing Date: 25.10.1999
Chapter 2 Demand Filed:    18.04.2000    
IPC:
G01R 31/319 (2006.01)
Applicants: CREDENCE SYSTEMS CORPORATION [US/US]; 215 Fourier Avenue Fremont, CA 94539 (US)
Inventors: WASSON, Will; (US)
Agent: BEDELL, Daniel, J.; Smith-Hill and Bedell, P.C. Suite 104 12670 N.W. Barnes Road Portland, OR 97229 (US)
Priority Data:
09/181,939 28.10.1998 US
Title (EN) INTEGRATED CIRCUIT TESTER WITH DISK-BASED DATA STREAMING
(FR) TESTEUR DE CIRCUIT INTEGRE A TRANSMISSION EN CONTINU DES DONNEES UTILISANT UN DISQUE
Abstract: front page image
(EN)An integrated circuit tester (10) includes set of tester channels (Ch(1)...Ch(N)), each for carrying out a test activity at a separate terminal of an IC device (14) during each cycle of a test and a disk drive (20) having a removable disk for reading out scan or programming data to the tester channels (Ch(1)...Ch(n)) during a test. Each tester channel includes an instruction memory (30) for storing a set of instructions, and each tester channel executes its stored instructions during test. Some of the instructions include Vector data directly indicating a particular test activity the tester channel is to carry out at a DUT terminal during a next test cycle. Other of the instructions tell the tester channel to acquire a particular number (N) of serial data bits as they are read out of the disk drive (20) and to carry out an activity during each of the next N test cycles indicated by a state of a corresponding one of the N serial data bits.
(FR)Ce testeur de circuit intégré (10), qui comporte un ensemble de canaux de testeur (Ch(1)...Ch(N)), effectuant chacun une activité de vérification au niveau d'une borne distincte d'un dispositif à circuit intégré (14) durant chaque cycle d'un test, comporte également un lecteur de disque (20) pourvu d'un disque amovible destiné à extraire des données de balayage ou de programmation pour les canaux du testeur (Ch(1)...Ch(N)) durant un test. Chaque canal, qui comporte une mémoire d'instructions (30) destinée à stocker un ensemble d'instructions, exécute ses propres instructions stockées lors du test. Certaines instructions comportent des données vecteur indiquant directement au canal du testeur une activité particulière de vérification à effectuer au niveau de la borne du dispositif en cours de vérification lors du cycle de vérification suivant. D'autres instructions ordonnent au canal d'acquérir un nombre particulier (N) de bits d'information en série au fur et à mesure de leur extraction du lecteur de disque (20) et d'effectuer une certaine activité lors de chacun des N cycles de vérification suivants indiquée par un état d'un bit d'information en série correspondant appartenant aux N bits d'information en série.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)