(EN) A low power counter for cycling through a predetermined sequence of states in response to pulses on an input line ($i(en)), including a number of counter blocks, corresponding to the number of bits of the counter, connected in series. The low power counter blocks comprise memory means (101-104; 201, 207; 401-408; 501, 502, 513, 514) consuming a minimum of power when they are disabled and are activated only when the value of the respective data output connection (q) has to be changed.
(FR) L'invention concerne un compteur faible puissance, destiné à passer par une séquence d'états préalablement déterminée en réponse aux impulsions subies par une ligne d'entrée ($i(en)). Ce compteur comprend plusieurs blocs compteurs, correspondant au nombre de bits du compteur, ces différents blocs étant montés en série. Ces blocs compteurs faible puissance comprennent des organes mémoire (101-104; 201, 207; 401-408; 501, 502, 513, 514), qui consomment peu d'énergie une fois mis hors service, ces organes mémoire n'étant activés que lorsque la valeur de chaque connexion de sortie des données (q) doit être modifiée.