Processing

Please wait...

Settings

Settings

Goto Application

1. WO1999059202 - METHOD OF FORMING A FIELD ISOLATION STRUCTURE IN A SEMICONDUCTOR SUBSTRATE

Publication Number WO/1999/059202
Publication Date 18.11.1999
International Application No. PCT/US1999/001045
International Filing Date 18.01.1999
IPC
H01L 21/762 2006.01
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
71Manufacture of specific parts of devices defined in group H01L21/7086
76Making of isolation regions between components
762Dielectric regions
CPC
H01L 21/76224
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
76Making of isolation regions between components
762Dielectric regions ; , e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
76224using trench refilling with dielectric materials
Applicants
  • ADVANCED MICRO DEVICES, INC. [US]/[US]
Inventors
  • HAUSE, Frederick, N.
  • DAWSON, Robert
  • MAY, Charles
Agents
  • DRAKE, Paul, S.
Priority Data
09/075,10908.05.1998US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) METHOD OF FORMING A FIELD ISOLATION STRUCTURE IN A SEMICONDUCTOR SUBSTRATE
(FR) PROCEDE DE FORMATION D'UNE STRUCTURE D'ISOLATION DE CHAMP DANS UN SUBSTRAT SEMI-CONDUCTEUR
Abstract
(EN)
A method of forming a field isolation structure in a semiconductor substrate is disclosed. The method includes providing a first dielectric layer over the substrate, forming an opening in the first dielectric layer, forming spacers in the opening, etching a trench in the substrate using the spacers as an etch mask, growing an oxide layer in the trench such that the oxide layer consumes portions of the substrate directly beneath the spacers, depositing a second dielectric layer over the first dieletric layer and the spacers and into the trench after growing the oxide layer, removing the second dielectric layer over the first dielectric layer and the spacers, and removing the first dielectric layer without removing the spacers. Growing the oxide layer laterally shifts the sidewalls of the trench so that corners of the trench are positioned directly beneath the spacers. Thereafter, as an etch is applied that is highly selective of silicon dioxide during the fabrication of submicron devices in active regions adjacent to the trench, the spacers provide an etch mask that protects the corners, thereby preventing degradation of source/drain regions of the submicron devices.
(FR)
Cette invention concerne un procédé de formation d'une structure d'isolation de champ dans un substrat semi-conducteur, lequel procédé comprend les étapes suivantes: placer une première couche diélectrique sur le substrat; pratiquer une ouverture dans la première couche diélectrique; former des éléments d'espacement dans l'ouverture; graver une tranchée dans le substrat en utilisant les éléments d'espacement comme un masque de gravure; faire croître une couche oxyde dans la tranchée de manière que ladite couche oxyde consume des parties du substrat situées directement sous les éléments d'espacement; déposer une seconde couche diélectrique sur la première couche diélectrique et sur les éléments d'espacement ainsi que dans la tranchée après la croissance de la couche oxyde; éliminer la seconde couche diélectrique sur la première couche diélectrique et les éléments d'espacement; et enfin, éliminer la première couche diélectrique sans éliminer les éléments d'espacement. La croissance latérale de la couche oxyde permet de décaler les parois latérales de la tranchée de sorte que les coins de cette dernière se trouvent directement sous les éléments d'espacement. On effectue ensuite une attaque chimique qui est hautement sélective envers le dioxyde de silicium lors de la fabrication de dispositifs submicroniques dans les zones actives proches de la tranchée. Les éléments d'espacement jouent alors le rôle d'un masque de gravure qui va protéger les coins et empêcher ainsi toute dégradation des zones source/drain des dispositifs submicroniques.
Latest bibliographic data on file with the International Bureau