WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999043029) TRENCH-GATE MOS TRANSISTOR, ITS USE IN AN EEPROM DEVICE AND PROCESS FOR MANUFACTURING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/043029    International Application No.:    PCT/DE1999/000215
Publication Date: 26.08.1999 International Filing Date: 27.01.1999
Chapter 2 Demand Filed:    06.08.1999    
IPC:
H01L 21/336 (2006.01), H01L 21/8247 (2006.01), H01L 27/115 (2006.01), H01L 29/423 (2006.01), H01L 29/78 (2006.01)
Applicants: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-strasee 53, D-81541 München (DE) (For All Designated States Except US).
HOFMANN, Franz [DE/DE]; (DE) (For US Only).
WILLER, Josef [DE/DE]; (DE) (For US Only).
KRAUTSCHNEIDER, Wolfgang [DE/DE]; (DE) (For US Only)
Inventors: HOFMANN, Franz; (DE).
WILLER, Josef; (DE).
KRAUTSCHNEIDER, Wolfgang; (DE)
Common
Representative:
SIEMENS AG; Postfach 22 16 34, D-80506 München (DE)
Priority Data:
198 07 213.9 20.02.1998 DE
Title (DE) GRABEN-GATE-MOS-TRANSISTOR, DESSEN VERWENDUNG IN EINER EEPROM-ANORDNUNG UND VERFAHREN ZU DESSEN HERSTELLUNG
(EN) TRENCH-GATE MOS TRANSISTOR, ITS USE IN AN EEPROM DEVICE AND PROCESS FOR MANUFACTURING THE SAME
(FR) TRANSISTOR MOS A GRILLE ET TRANCHEE, SON UTILISATION DANS DES SYSTEMES DE MEMOIRES MORTES PROGRAMMABLES EFFAÇABLES ELECTRIQUEMENT, ET SON PROCEDE DE PRODUCTION
Abstract: front page image
(DE)In einem Halbleitersubstrat (41) ist ein erstes Source-/Drain-Gebiet (471), ein zweites Source-/Drain-Gebiet (472) und ein dazwischen angeordneter Graben (44) angeordnet. Die Oberfläche des Grabens (44) ist mit einem Gatedielektrikum (45) versehen. In dem Graben (44) ist eine Gateelektrode (46) angeordnet, deren Ausdehnung in Richtung der Tiefe des Grabens (44) maximal gleich der Tiefe des Grabens (44) ist. Gatedielektrikum (45) und Gateelektrode (46) sind somit im Graben (44) vergraben, so daß der MOS-Transistor als embedded MOS-Transistor insbesondere für EEPROM-Anordnungen geeignet ist.
(EN)A first source-drain zone (471), a second source/drain zone (472) and an intermediate channel (44) are arranged in a semiconductor substrate (41). The surface of the channel (44) is provided with a gate dielectric (45). A gate electrode (46) is arranged in the channel (44) and is at the most as long as the channel (44) is deep. Gate dielectric (45) and gate electrode (46) are thus buried in the channel (44) and the MOS transistor is suitable as embedded MOS transistor, in particular for EEPROM devices.
(FR)Selon l'invention, dans un substrat semi-conducteur (41), une tranchée (44) est placée entre une première région de source/drain (471) et une seconde région de source/drain (472). La surface de la tranchée (44) est pourvue d'un diélectrique de grille (45). Dans la tranchée (44) est disposée une électrode de grille (46) qui s'étend, dans le sens de la profondeur de la tranchée (44), au maximum sur toute cette profondeur. Le diélectrique de grille (45) et l'électrode de grille (46) sont donc enterrés dans la tranchée (44), de telle sorte que le transistor MOS peut être utilisé en tant que transistor MOS intégré, en particulier dans des systèmes de mémoires mortes programmables effaçables électriquement.
Designated States: JP, KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)