WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999041733) SYSTEM AND METHOD FOR DRIVING A FLAT PANEL DISPLAY AND ASSOCIATED DRIVER CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/041733    International Application No.:    PCT/US1999/003061
Publication Date: 19.08.1999 International Filing Date: 11.02.1999
Chapter 2 Demand Filed:    20.08.1999    
IPC:
G09G 3/20 (2006.01), G09G 3/296 (2013.01), G09G 3/294 (2013.01)
Applicants: PHOTONICS SYSTEMS, INC. [US/US]; 6975 Wales Road Northwood, OH 43619 (US)
Inventors: HAAS, Andrew, M.; (US)
Agent: DOLGORUKOV, D., Edward; Marshall & Melhorn 8th floor Four SeaGate Toledo, OH 43604 (US)
Priority Data:
09/022,515 12.02.1998 US
Title (EN) SYSTEM AND METHOD FOR DRIVING A FLAT PANEL DISPLAY AND ASSOCIATED DRIVER CIRCUIT
(FR) SYSTEME ET PROCEDE DE COMMANDE D'UN ECRAN PLAT ET CIRCUIT DE COMMANDE CONNEXE
Abstract: front page image
(EN)A system and method for driving a flat panel display are provided. The system (58) includes a register connected to a latch having outputs (90) connected to logic circuits (96) which corresponds to the electrodes. Each logic circuit (96) is also connected to the register, and generates control signals (100, 102, 104, 106) based on the next state and the current state of the corresponding electrode. Each logic circuit (96) is configured such that upon an activation signal, the logic circuit control signals (100, 102, 104, 106) connect the change up driver to electrodes having a low current state and a high next state, and connect the change down driver to electrodes having a high current state and a low next state.
(FR)La présente invention concerne un système et un procédé de commande pour écran plat. Ce système (58) comprend un registre relié à un verrou dont les sorties (90) sont reliées à des circuits logiques (96) correspondant aux électrodes. Chaque circuit logique (96) est également relié au registre et génère des signaux de commande (100, 102, 104, 106) caractéristiques de l'état suivant et de l'état courant de l'électrode correspondante. Chacun des circuits logiques (96) est configuré de telle sorte qu'en présence d'un signal de déclenchement, les signaux de commande (100, 102, 104, 106) dudit circuit connectent d'une part le circuit de commande de montée aux électrodes caractérisées par un état courant bas et un état suivant haut, d'autre part le circuit de commande de descente aux électrodes caractérisées par un état courant bas et un état suivant haut.
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, UZ, VN, YU, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)