WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999041660) MICROPROCESSOR COMPRISING A SYNCHRONISING SYSTEM WITH AN EXPECTED ASYNCHRONOUS EVENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/041660    International Application No.:    PCT/FR1999/000145
Publication Date: 19.08.1999 International Filing Date: 26.01.1999
Chapter 2 Demand Filed:    26.04.1999    
IPC:
G06F 9/40 (2006.01)
Applicants: INSIDE TECHNOLOGIES [FR/FR]; Pépinière Axone F-69930 Saint Clément les Places (FR) (For All Designated States Except US).
CHARRAT, Bruno [FR/FR]; (FR) (For US Only)
Inventors: CHARRAT, Bruno; (FR)
Agent: MARCHAND, André; Omnipat 24 Place des Martyrs de la Résistance F-13100 Aix en Provence (FR)
Priority Data:
98/01668 12.02.1998 FR
Title (EN) MICROPROCESSOR COMPRISING A SYNCHRONISING SYSTEM WITH AN EXPECTED ASYNCHRONOUS EVENT
(FR) MICROPROCESSEUR COMPORTANT UN SYSTEME DE SYNCHRONISATION AVEC UN EVENEMENT ASYNCHRONE ATTENDU
Abstract: front page image
(EN)The invention concerns a microprocessor (10) comprising a timer (TMR) for measuring the time interval based on a set counting value (VAL) and a counting clock signal(H2). The invention is characterised in that it comprises wired logic means (EVTDET) for detecting at least an expected event (E1, E2, E3), arranged for immediately applying to said timer a loading signal (LOAD) of a set counting value (VAL1, VAL2) when the expected event occurs. The invention is applicable to the management of high rate asynchronous data transmission in contactless chip cards.
(FR)L'invention concerne un microprocesseur (10) comprenant un compteur (TMR) pour mesurer un intervalle de temps en fonction d'une consigne de comptage (VAL) et d'un signal d'horloge de comptage (H2). Selon l'invention, le microprocesseur comprend des moyens (EVTDET) de détection à logique câblée d'au moins un événement attendu (E1, E2, E3), agencés pour appliquer immédiatement audit compteur un signal de chargement (LOAD) d'une consigne de comptage (VAL1, VAL2) lorsque l'événement attendu se réalise. Application notamment à la gestion d'une transmission de données asynchrones à haut débit dans les cartes à puce sans contact.
Designated States: AU, CA, CN, JP, KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: French (FR)
Filing Language: French (FR)