WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999041659) MICROPROCESSOR INCLUDING MULTIPLE REGISTER FILES OCCUPYING THE SAME LOGICAL SPACE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/041659    International Application No.:    PCT/US1999/003121
Publication Date: 19.08.1999 International Filing Date: 12.02.1999
Chapter 2 Demand Filed:    01.09.1999    
IPC:
G06F 9/30 (2006.01), G06F 9/38 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place P.O. Box 3453 Sunnyvale, CA 94088 (US)
Inventors: FAVOR, John, G.; (US)
Agent: MERKEL, Lawrence, J.; Conley, Rose & Tayon, P.C. P.O. Box 398 Austin, TX 78767-0398 (US).
PICKER, Madeline M.; Brookes and Martin "Association No 14" High Holborn House 52/54 High Holborn London WC1V 6SE (GB)
Priority Data:
09/120,275 13.02.1998 US
09/110,518 06.07.1998 US
09/120,275 21.07.1998 US (Priority Withdrawn 13.03.1999)
Title (EN) MICROPROCESSOR INCLUDING MULTIPLE REGISTER FILES OCCUPYING THE SAME LOGICAL SPACE
(FR) MICROPROCESSEUR COMPRENANT DES FICHIERS DE REGISTRES MULTIPLES OCCUPANT LE MEME ESPACE LOGIQUE
Abstract: front page image
(EN)A microprocessor (10) includes a first register file (44) including a plurality of multimedia registers defined to store operands for multimedia instructions and a second register file (42) including a plurality of floating point registers defined to store operands for floating point instructions. The multimedia registers and floating point registers are mapped to the same logical storage according to the instruction set employed by the microprocessor. In order to maintain predefined behavior when a floating point instruction reads a register most recently updated by a multimedia instruction or vice versa, the microprocessor provides for synchronization of the first and second register files between executing a set of one or more multimedia instructions and a set of one or more floating point instructions. The microprocessor supports an empty state instruction. If the empty state instruction is included between the set of one or more multimedia instructions and the set of one or more floating point instructions in a code sequence, the microprocessor inhibits the register file synchronization.
(FR)L'invention concerne un microprocesseur (10) comprenant une première pile de registres (44) dans laquelle figurent plusieurs registres multimédia définis pour enregistrer des opérandes correspondant aux instructions multimédia, et une seconde pile de registres (42) dans laquelle figurent plusieurs registres à virgule flottante définis pour enregistrer des opérandes correspondant aux instructions à virgule flottante. Les premiers et seconds registres sont établis en correspondance avec la même mémoire logique, d'après la série d'instructions utilisée par le microprocesseur. Pour maintenir un comportement prédéterminé, en cas de lecture par une instruction à virgule flottante d'un registre très récemment mis à jour via une instruction multimédia et vice versa, le microprocesseur synchronise les première et seconde piles de registres entre l'exécution d'une série d'une ou plusieurs instructions multimédia et l'exécution d'une série d'une ou plusieurs instructions à virgule flottante. Le microprocesseur fonctionne avec instruction d'état vide, moyennant quoi il inhibe la synchronisation des piles de registres si ladite instruction est incluse entre les deux séries considérées.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)