WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999040619) REDUCED BORON DIFFUSION BY USE OF A PREANNEAL
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/040619    International Application No.:    PCT/US1998/019092
Publication Date: 12.08.1999 International Filing Date: 11.09.1998
IPC:
H01L 21/265 (2006.01), H01L 21/336 (2006.01), H01L 21/8238 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place Mail Stop 68 Sunnyvale, CA 94088-3453 (US)
Inventors: CHEEK, Jon; (US).
WHIGHAM, William, A.; (US).
WRISTERS, Derick; (US)
Agent: DRAKE, Paul, S.; Advanced Micro Devices, Inc. 5204 East Ben White Boulevard M/S 562 Austin, TX 78741 (US)
Priority Data:
09/020,175 06.02.1998 US
Title (EN) REDUCED BORON DIFFUSION BY USE OF A PREANNEAL
(FR) DIFFUSION REDUITE DE BORE GRACE AU PRERECUIT
Abstract: front page image
(EN)A method for slowing the diffusion of boron ions in a CMOS structure includes a preanneal step which can be incorporated as part of a step in which silane is deposited across the surface of the wafer. After the last implant on a CMOS device, silane (SiH¿4?) is deposited over the surface of the wafer using a chemical vapor deposition (CVD) tool. The deposition of silane is done at 400 °C. The temperature is raised in the CVD tool to a temperature in the range of 550 °C to 650 °C and held for 30 to 60 minutes. This temperature does not affect the thin film of silicon, which is formed from the silane, yet provides the necessary thermal cycle to 'repair' the crucial first 200 Å to 600 Å of the silicon surface. Normal processing steps, including a rapid thermal anneal for 30 seconds at 1025 °C follow. The RTA is necessary to activate the dopants (arsenic and boron) in the source and drain of the respective devices. The boron dopant species diffuses less during subsequent rapid thermal anneal cycles since the crucial first 200 Å to 600 Å of the silicon surface have been repaired using this preanneal step.
(FR)L'invention concerne un procédé permettant de ralentir la diffusion d'ions bore dans une structure CMOS, qui comporte une étape de prérecuit qui peut être insérée à une étape dans laquelle du silane est déposé sur la surface de la plaquette. Après le dernier implant sur un dispositif CMOS, du silane (SiH¿4?) est déposé sur la surface de la plaquette, au moyen d'un outil de dépôt chimique en phase vapeur (DCPV). Le dépôt de silane s'effectue à 400 °C. L'outil DCPV est porté à une température de l'ordre de 550 °C à 650 °C et est maintenu pendant 30 à 60 minutes. Cette température n'affecte en rien la couche mince de silicium, qui est formée à partir de silane, et produit cependant le cycle thermique pour la 'réparation' des premier 200 Å à 600 Å de la surface du silicium. Ensuite, des étapes de traitement normales, consistant en un recuit thermique rapide pendant 30 secondes à 1 025 °C sont assurées. Ce recuit thermique rapide est nécessaire pour l'activation des dopants (arsenic et bore) dans la source et le drain des dispositifs respectifs. Les espèces de dopants au bore diffusent moins pendant les cycles de recuit rapides suivants, car les premier 200 Å à 600 Å cruciaux de la surface du silicium ont été réparés au cours de cette étape de prérecuit.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)