WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999039353) BLANKING CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/039353    International Application No.:    PCT/EP1999/000122
Publication Date: 05.08.1999 International Filing Date: 12.01.1999
IPC:
G11C 27/02 (2006.01)
Applicants: LITEF GMBH [DE/DE]; Lörracher Strasse 18 D-79115 Freiburg (DE) (For All Designated States Except US).
RAU, Ernst [DE/DE]; (DE) (For US Only)
Inventors: RAU, Ernst; (DE)
Agent: MÜLLER, Frithjof, E.; Müller & Hoffmann Innere Wiener Strasse 17 D-81667 München (DE)
Priority Data:
198 03 722.8 30.01.1998 DE
Title (DE) AUSTASTSCHALTUNG
(EN) BLANKING CIRCUIT
(FR) CIRCUIT D'EFFACEMENT
Abstract: front page image
(DE)Um eine weitgehende glitchfreie Austastung für in periodischer Folge anfallende kapazitiv zwischenzuspeichernde analoge Signalwerte zu erreichen, die über einen A/D-Wandler (5) digitalisiert und anschließend vor Anfall eines nächsten Signalwerts im kapazitiven Zwischenspeicher (2) zu löschen sind, ist gemäß der Erfindung einerseits ein erster OTA (11), aktivierbar durch einen Austastimpuls, vorgesehen, dessen nicht-invertierender Eingang (+) mit dem Fußpunkt des kapazitiven Speichers (2) und dessen Ausgang mit dem Ladeanschluß (A) des kapazitiven Speichers (2) verbunden ist, während sein invertierender Eingang (-) über einen Impedanzwandler (13) und einen den Entladestrom begrenzenden Widerstand (12) an den Ladeanschluß (A) des kapazitiven Speichers (2) angeschlossen ist. Ein zweiter OTA (10) dient als Signal-Treiber, dessen Verstärkungsgrad durch das Verhältnis eines zum kapazitiven Speicher (2) parallel liegenden Widerstands (1) zu einem das Potential am invertierenden Eingang (-) des zweiten OTA (10) bestimmenden Vorwiderstands vorgegeben ist.
(EN)The aim of the invention is to provide a means of carrying out essentially glitch-free blanking for analog signal values which occur in a periodical sequence and which are to be capacitively temporarily stored. Said signal values are digitised by an A/D converter (5) and are then to be erased in a capacitive temporary memory (2) before the next signal value occurs. According to the invention, a first OTA (operational transconductance amplifier) (11) which can be activated by a blanking pulse is provided. The non-inverting input (+) of said OTA is connected to the base point of the capacitive memory (2) and its output is connected to the charging connection (A) of the capacitive memory whilst the inverting input (-) is connected to the charging connection (A) of the capacitive memory (A) via an impedance converter (13) and a resistor (12) which limits the discharge current. A second OTA (10) serves as a signal driver whose degree of amplification is predetermined by the relationship between a resistor (1) which lies parallel to the capacitive memory (2) and a series resistor which determines the potential at the inverting input (-) of the second OTA (10).
(FR)Afin de parvenir à un effacement dans une large mesure exempt de déformation de l'enveloppe du signal pour des valeurs de signaux analogiques parvenant en une séquence périodique, et à mémoriser temporairement de manière capacitive lesdites valeurs de signaux devant être numérisées par un convertisseur A/N (5), puis effacées dans la mémoire temporaire (2) capacitive, avant l'apparition de la prochaine valeur de signal, il est prévu selon l'invention, d'une part un premier OTA (=operational transductance amplifier = amplificateur opérationnel de transductance) (11), activable par une impulsion d'effacement. L'entrée non inverseuse (+) de l'OTA est connectée à la base de la mémoire capacitive (2) et sa sortie est connectée au raccord de charge (A) de la mémoire capacitive (2), alors que son entrée inverseuse (-) est raccordée par l'intermédiaire d'un transformateur d'impédance (13) et une résistance (12) limitant le courant de décharge, au raccord de charge (A) de la mémoire capacitive (2). Un second OTA (10) sert de circuit d'attaque de signal dont le degré d'amplification est prédéterminé par le rapport d'une résistance (1) parallèle à la mémoire capacitive (2) à une résistance série déterminant le potentiel à l'entrée inverseuse (-) du second OTA.
Designated States: CA, IL, JP, NO, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)