WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999039351) A VOLTAGE REGULATOR AND BOOSTING CIRCUIT FOR READING A MEMORY CELL AT LOW VOLTAGE LEVELS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/039351    International Application No.:    PCT/US1999/001713
Publication Date: 05.08.1999 International Filing Date: 28.01.1999
IPC:
G05F 1/46 (2006.01), G05F 3/24 (2006.01), G11C 8/08 (2006.01), G11C 16/08 (2006.01)
Applicants: MICROCHIP TECHNOLOGY INCORPORATED [US/US]; 2355 West Chandler Boulevard Chandler, AZ 85224-6199 (US)
Inventors: YACH, Randy, L.; (US)
Agent: BEARD, R., William, Jr.; Frohwitter Suite 500 Three Riverway Houston, TX 77056 (US)
Priority Data:
09/014,458 28.01.1998 US
Title (EN) A VOLTAGE REGULATOR AND BOOSTING CIRCUIT FOR READING A MEMORY CELL AT LOW VOLTAGE LEVELS
(FR) CIRCUIT REGULATEUR DE TENSION ET SURVOLTEUR POUR LA LECTURE D'UNE CELLULE MEMOIRE A DES NIVEAUX DE TENSION FAIBLES
Abstract: front page image
(EN)A system for reading a memory cell of a memory array at voltage levels lower than an erased threshold voltage of the memory array. The system uses a voltage regulator which is coupled to the memory array for charging a desired row of the memory array to a supply voltage. The voltage regulator is further used for clamping the desired row at a voltage level which is no higher than a maximum programmed threshold voltage of the memory array. The voltage regulator is able to perform these functions while consuming no DC current. A voltage booster is coupled to the voltage regulator and to the memory array. The voltage booster is used for raising the voltage level of the desired row to a voltage above the maximum erased threshold voltage of the memory cell. This allows the memory cell to be read at voltage levels which are lower than the threshold voltage of the memory array.
(FR)La présente invention concerne un système permettant de lire une cellule mémoire d'une matrice de mémoire à des niveaux de tension inférieurs à la tension de seuil de l'état effacé de la matrice de mémoire. Ce système utilise un régulateur de tension qui est couplé à la matrice de mémoire de façon à charger à une tension voulue une rangée spécifique de la matrice de mémoire. Le régulateur de tension sert en outre à bloquer la rangée considérée à un niveau de tension n'excédant pas une tension de seuil maximum programmée de la matrice de mémoire. Le régulateur de tension est capable de remplir ces fonctions tout en ne consommant pas de courant continu. Un survolteur est couplé au régulateur de tension et à la matrice de mémoire. Ce survolteur sert à relever le niveau de tension de la rangée considérée à une tension supérieure à la tension de seuil de l'état effacé de la matrice de mémoire. Cela permet de lire la cellule de mémoire à des niveaux de tension qui sont inférieurs à la tension de seuil de la matrice de mémoire.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)