WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999039326) DISPLAY COLUMN DRIVER WITH CHIP-TO-CHIP SETTLING TIME MATCHING MEANS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/039326    International Application No.:    PCT/US1998/024666
Publication Date: 05.08.1999 International Filing Date: 19.11.1998
Chapter 2 Demand Filed:    20.07.1999    
IPC:
G09G 3/22 (2006.01)
Applicants: CANDESCENT TECHNOLOGIES CORPORATION [US/US]; 6580 Via Del Oro San Jose, CA 95119 (US)
Inventors: FRIEDMAN, Jay; (US)
Agent: GALLENSON, Mavis, S.; Ladas & Parry Suite 2100 5670 Wilshire Boulevard Los Angeles, CA 90036 (US)
Priority Data:
09/016,716 30.01.1998 US
Title (EN) DISPLAY COLUMN DRIVER WITH CHIP-TO-CHIP SETTLING TIME MATCHING MEANS
(FR) CIRCUITS DE COMMANDE DE COLONNES D'AFFICHAGE PRESENTANT DES MOYENS D'ADAPTATION DU TEMPS D'ETABLISSEMENT CIRCUIT A CIRCUIT
Abstract: front page image
(EN)A device for and method of eliminating undesirable vertical segments of uneven brightness in flat panel field emission display (FED) screens (100). Amplitude modulated signals are provided to the columns by column drivers (210) and discrepancies in settling times among the column drivers (210) cause vertical segments of uneven brightness on the display screen. The present invention includes specialized circuitry (230) coupled to the column drives for sensing an output of the column driver (210) and determining a difference between the output and a threshold at a particular time before the output has completely settled to a target voltage. In response to the difference, amplifier bias voltage (Vbias) of output amplifiers within each of column driver (210) are altered in order to deviate the settling time of the column driver (210) towards a target settling time.
(FR)Dispositif et procédé permettant d'éliminer des segments verticaux indésirables de brillance inégale dans des écrans d'affichage à émission de champ à panneau plat (FED) (100). Des signaux modulés en amplitude sont fournis aux colonnes par des circuits de commande des colonnes (210) et des écarts dans les temps d'établissement parmi les circuits de commande (210) entraînent la présence de segments verticaux de brillance inégale sur l'écran d'affichage. L'invention est caractérisée en ce qu'il est prévu des circuits spécialisés (230) accouplés aux commandes des colonnes en vue de détecter une sortie du circuit de commande (210) et de déterminer une différence entre la sortie et un seuil à un instant donné, avant que la sortie ait été complètement établie à une tension cible. En réponse à cette différence, des tensions de polarisation (Vpol.) des amplificateurs de sortie dans chacun des circuits de colonne (210) sont altérées en vue de dévier le temps d'établissement du circuit de commande de colonnes (210) vers un temps d'établissement cible.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)