WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999039218) CIRCUIT WITH INTERCONNECT TEST UNIT AND A METHOD OF TESTING INTERCONNECTS BETWEEN A FIRST AND A SECOND ELECTRONIC CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/039218    International Application No.:    PCT/IB1999/000172
Publication Date: 05.08.1999 International Filing Date: 29.01.1999
IPC:
G01R 31/3185 (2006.01), G11C 29/32 (2006.01)
Applicants: KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (For All Designated States Except US).
PHILIPS AB [SE/SE]; Kottbygatan 7, Kista, S-164 85 Stockholm (SE) (SE only).
DE JONG, Franciscus G., M. [NL/NL]; (NL) (For US Only).
MURIS, Mathias N., M. [NL/NL]; (NL) (For US Only).
RAAYMAKERS, Robertus M., W. [NL/NL]; (NL) (For US Only).
LOUSBERG, Guillaume E., A. [NL/NL]; (NL) (For US Only)
Inventors: DE JONG, Franciscus G., M.; (NL).
MURIS, Mathias N., M.; (NL).
RAAYMAKERS, Robertus M., W.; (NL).
LOUSBERG, Guillaume E., A.; (NL)
Agent: GRAVENDEEL, Cornelis; Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Priority Data:
98200288.3 02.02.1998 EP
98201482.1 06.05.1998 EP
98204042.0 30.11.1998 EP
Title (EN) CIRCUIT WITH INTERCONNECT TEST UNIT AND A METHOD OF TESTING INTERCONNECTS BETWEEN A FIRST AND A SECOND ELECTRONIC CIRCUIT
(FR) CIRCUIT AVEC MODULE DE CONTROLE D'INTERCONNEXIONS ET PROCEDE DE CONTROLE DES INTERCONNEXIONS ENTRE UN PREMIER ET UN SECOND CIRCUIT ELECTRONIQUE
Abstract: front page image
(EN)The invention relates to interconnect testing of circuits. An electronic circuit (100) is described that has a plurality of input/output (I,O) nodes (130) for connecting the electronic circuit to a neighbouring electronic circuit via interconnects, a main unit (110) implementing an arbitrary normal mode function of the electronic circuit, and a test unit (120) for testing the interconnects. The test unit (120) in a test mode is operable as a low complexity memory via the I/O nodes (130). By writing to and or reading from the test unit (120) from a neighbouring circuit, the interconnects are tested. The invention particularly applies to complex memory devices, such as Synchronous Dynamic Random Access memories (SDRAM) and non-volatile memory like flash memory devices.
(FR)L'invention concerne le contrôle des interconnexions d'un circuit. Un circuit électronique (100) comprend plusieurs noeuds d'entrée/sortie (I/O) (130) permettant de connecter ce circuit électronique à un circuit électronique voisin par l'intermédiaire d'interconnexions, un module principal (110) appliquant une fonction mode série arbitraire dudit circuit électronique, lequel présente également un module de contrôle (120) permettant de contrôler lesdites interconnexions. Ce module de contrôle (120) fonctionne selon un mode contrôle comme une mémoire de faible complexité par l'intermédiaire desdits noeuds I/O (130). On contrôle alors les interconnexions en écrivant à ce module de contrôle (120) ou en lisant celui-ci depuis un circuit voisin. L'invention concerne particulièrement des dispositifs à mémoire complexe, par exemple des mémoires synchrones dynamiques à accès aléatoire et des mémoires rémanentes comme des dispositifs à mémoire flash.
Designated States: JP, KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)