WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999014762) A READ-ONLY MEMORY AND READ-ONLY MEMORY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/014762    International Application No.:    PCT/NO1998/000263
Publication Date: 25.03.1999 International Filing Date: 28.08.1998
Chapter 2 Demand Filed:    31.03.1999    
IPC:
G11C 11/56 (2006.01), H01L 27/112 (2006.01)
Applicants: THIN FILM ELECTRONICS ASA [NO/NO]; P.O. Box 1872 Vika N-0124 Oslo (NO) (AL, AM, AT, AU, AZ, BA, BB, BE, BF, BG, BJ, BR, BY, CA, CF, CG, CH, CI, CM, CN, CU, CY, CZ, DE, DK, EE, ES, FI, FR, GA, GB, GE, GH, GM, GN, GR, GW, HR, HU, ID, IE, IL, IS, IT, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MC, MD, MG, MK, ML, MN, MR, MW, MX, NE, NL, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, SN, SZ, TD, TG, TJ, TM, TR, TT, UA, UG, UZ, VN, YU, ZW only).
GUDESEN, Hans, Gude [NO/NO]; (NO) (For US Only).
NORDAL, Per-Erik [NO/NO]; (NO) (For US Only).
LEISTAD, Geirr, I. [NO/NO]; (NO) (For US Only)
Inventors: GUDESEN, Hans, Gude; (NO).
NORDAL, Per-Erik; (NO).
LEISTAD, Geirr, I.; (NO)
Priority Data:
973993 01.09.1997 NO
Title (EN) A READ-ONLY MEMORY AND READ-ONLY MEMORY DEVICE
(FR) MEMOIRE MORTE ET DISPOSITIFS A MEMOIRE MORTE
Abstract: front page image
(EN)A read-only memory is made electrically addressable over a passive conductor matrix, wherein the volume between intersection of two conductors (2; 4) in the matrix defines a memory cell (5). Data are stored as impedance values in the memory cells. The memory cells (5) comprise either an isolating material (6) which provides high impedance or one or more inorganic or organic semiconductors (9), preferably with an anisotropic conducting property. The semiconductor material (9) forms a diode junction at the interface to a metallic conductor (2; 4) in the matrix. By suitable arrangement of respectively the isolating material (6) and semiconductor material (9) in the memory cells these may be given a determined impedance value which may be read electrically and corresponds to logical values in a binary or multi-valued code. One or more read-only memories (ROM) may be provided on a semiconductor substrate (1) which also comprises driver and control circuits (13), to accomplish a read-only memory device. The device may be realized either planar or also volumetrically by stacking several read-only memories (ROM) in horizontal layers (15) and connecting them with the substrate (1) via addressing buses.
(FR)Une mémoire morte est rendue adressable électriquement sur une matrice de conducteurs passifs, le volume au niveau de l'intersection entre deux conducteurs (2, 4) de la matrice définissant une cellule de mémoire (5). Les données sont mémorisées sous forme de valeurs d'impédance dans les cellules de mémoire. Lesdites cellules de mémoire (5) comportent, soit un matériau isolant (6) qui donne l'impédance élevée ou un ou plusieurs semi-conducteurs inorganiques ou organiques (9), ayant de préférence des propriétés d'anisotropisme de conduction. Le matériau semi-conducteur (9) forme une jonction de diode au niveau de l'interface avec un conducteur métallique (2, 4) de la matrice. Grâce à une disposition appropriée du matériau isolant (6) et du matériau semi-conducteur dans les cellules de mémoire, il est possible de donner à ces derniers une valeur d'impédance prédéterminée qui peut être lue électriquement et qui correspond à des valeurs logiques dans un code binaire ou multivalué. Une ou plusieurs mémoires mortes (ROM) peuvent être prévues sur un substrat semi-conducteur (1) qui comprend également des circuits d'attaque et de commande (13), de sorte qu'un dispositif à mémoires mortes soit produit. Ledit dispositif peut être plan ou en volume, par l'empilement de plusieurs mémoires mortes (ROM) en couches horizontales (15) et par la connexion de celles-ci avec le substrat (1), au moyen de bus d'adressage.
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, GM, HR, HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: Norwegian (NO)