WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999013506) HIGH DENSITY PLASMA OXIDE GAP FILLED PATTERNED METAL LAYERS WITH IMPROVED ELECTROMIGRATION RESISTANCE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/013506    International Application No.:    PCT/US1998/017793
Publication Date: 18.03.1999 International Filing Date: 27.08.1998
IPC:
H01L 21/321 (2006.01), H01L 21/768 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place Mail Stop 68 P.O. Box 3453 Sunnyvale, CA 94088-3453 (US)
Inventors: TRAN, Khanh, Q.; (US).
BESSER, Paul, R.; (US).
MORALEZ, Guarionex; (US).
PRAMANICK, Shekhar; (US)
Agent: RODDY, Richard, J.; One AMD Place Mail Stop 68 P.O. Box 3453 Sunnyvale, CA 94088-3453 (US)
Priority Data:
08/924,133 05.09.1997 US
Title (EN) HIGH DENSITY PLASMA OXIDE GAP FILLED PATTERNED METAL LAYERS WITH IMPROVED ELECTROMIGRATION RESISTANCE
(FR) COUCHES METALLIQUES MODELEES PRESENTANT DES ESPACES REMPLIS D'OXYDE PLASMATIQUE HAUTE DENSITE, AINSI QU'UNE RESISTANCE AMELIOREE A L'ELECTROMIGRATION
Abstract: front page image
(EN)A method of manufacturing a multi-level semiconductor device, which method comprises: forming a first dielectric layer (40) on a semiconductor substrate; forming a first patterned metal layer (41a-41d) having gaps therein on the first dielectric layer (40), depositing a high density plasma oxide (42) to fill the gaps by high density plasma chemical vapor deposition; performing a first heat treatment at a first temperature for a first period of time to substantially increase the grain size of the first patterned metal layer (41a-41d), performing a second heat treatment at a second temperature lower than the first temperature, for a second period of time shorter than the first period of time. Application to borderless vias.
(FR)Ce procédé de fabrication d'un dispositif semi-conducteur à plusieurs étages comprend les étapes consistant: à former une première couche diélectrique (40) sur un substrat semi-conducteur, à former sur cette couche une première couche métallique modelée (41a-41d) présentant des espaces libres, à déposer un oxyde plasmatique haute densité (42) afin de remplir ces espaces au moyen d'une technique de dépôt chimique en phase vapeur par plasma haute densité, à exécuter un premier traitement thermique à une première température pendant une première période, afin d'augmenter sensiblement la dimension de grain de la première couche métallique (41a-41d), puis à exécuter un second traitement thermique à une seconde température inférieure à la première, pendant une seconde période plus courte que la première. L'invention s'applique notamment à des traversées sans démarcations.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)