WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999009651) CIRCUIT FOR DE-ACTIVATING A MOS TRANSISTOR OUTPUT STAGE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/009651    International Application No.:    PCT/DE1998/002131
Publication Date: 25.02.1999 International Filing Date: 28.07.1998
Chapter 2 Demand Filed:    11.03.1999    
IPC:
H03K 17/082 (2006.01)
Applicants: ROBERT BOSCH GMBH [DE/DE]; Postfach 30 02 20, D-70442 Stuttgart (DE) (AT, AU, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, JP, LU, MC, NL, PT, SE only).
TOPP, Rainer [DE/DE]; (DE) (For US Only).
MATERNA, Gerald [DE/DE]; (DE) (For US Only).
STREICHER, Günter [DE/DE]; (DE) (For US Only).
KOELSCH, Volker [DE/DE]; (DE) (For US Only)
Inventors: TOPP, Rainer; (DE).
MATERNA, Gerald; (DE).
STREICHER, Günter; (DE).
KOELSCH, Volker; (DE)
Priority Data:
197 35 541.2 16.08.1997 DE
Title (DE) SCHALTUNG ZUM ABSCHALTEN EINER MOSFET-ENDSTUFE
(EN) CIRCUIT FOR DE-ACTIVATING A MOS TRANSISTOR OUTPUT STAGE
(FR) CIRCUIT POUR LA MISE HORS CIRCUIT D'UN ETAGE FINAL A TRANSISTOR MOS
Abstract: front page image
(DE)Zur Unterdrückung von kritischen Betriebszuständen einer MOSFET-Endstufe (1) wird eine Schaltung vorgeschlagen zum Abschalten einer MOSFET-Endstufe (1), insbesondere eines PowerMos, beim Auftreten von anormalen Potentialen auf mindestens einer überwachten Leitung (4), wobei Mittel (2) zum Steuern der MOSFET-Endstufe (1) vorgesehen sind. Erfindungsgemäß sind ferner Mittel (3) zum Überwachen der Leitung (4) vorgesehen. Über die Mittel (3) zum Überwachen der Leitung (4) ist die MOSFET-Endstufe (1) unabhängig von den Mitteln (2) zum Steuern der MOSFET-Endstufe (1) ausschaltbar (Abschaltpfad II).
(EN)In order to prevent critical states of the operating condition of a MOS transistor output stage (1) the invention proposes using a circuit for de-activating said MOS transistor output stage (1), in particular a high power transistor, in the event of the occurrence of abnormal potentials on at least one monitored line (4), means being provided for controlling the MOS transistor output stage. The invention is characterised in that means (3) are also provided for monitoring the line (4). The MOS transistor output stage (1) can also be de-activated by means (3) for monitoring the line (4), independently of the means (2) for controlling the MOS transistor output stage (1) (de-activating path II).
(FR)Pour empêcher des états de fonctionnement critiques d'un étage final à transistor MOS (1) il est proposé, selon l'invention, d'utiliser un circuit servant à la mise hors circuit dudit étage final à transistor MOS (1), en particulier d'un transistor MOS de puissance, en cas d'apparition de potentiels anormaux sur au moins une ligne (4) surveillée, des moyens (2) étant prévus pour commander l'étage final à transistor MOS. Selon l'invention, des moyens (3) sont également prévus pour la surveillance de la ligne (4). L'étage final à transistor MOS (1) peut être mis hors circuit par l'intermédiaire des moyens (3) servant à surveiller la ligne (4), cela indépendamment des moyens (2) servant à commander l'étage final à transistor MOS (1) (trajet de mise hors circuit II).
Designated States: AU, JP, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)