WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999009592) FLIP-CHIP SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/009592    International Application No.:    PCT/JP1998/003588
Publication Date: 25.02.1999 International Filing Date: 12.08.1998
IPC:
H01L 21/56 (2006.01)
Applicants: CITIZEN WATCH CO., LTD. [JP/JP]; 1-1, Nishi-Shinjuku 2-chome Shinjuku-ku Tokyo 163-0428 (JP) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, KR, LU, MC, NL, PT, SE only).
ISHIDA, Yoshihiro [JP/JP]; (JP) (For US Only).
SHIMIZU, Kiyoshi [JP/JP]; (JP) (For US Only).
ISHIWATA, Shuichi [JP/JP]; (JP) (For US Only)
Inventors: ISHIDA, Yoshihiro; (JP).
SHIMIZU, Kiyoshi; (JP).
ISHIWATA, Shuichi; (JP)
Agent: WATANABE, Kihei; Diamant Building 8th floor 5, Kanda Suda-cho 1 chome Chiyoda-ku Tokyo 101-0041 (JP)
Priority Data:
9/218529 13.08.1997 JP
Title (EN) FLIP-CHIP SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME
(FR) ASSEMBLAGE SEMI-CONDUCTEUR DU TYPE FLIP ET SON PROCEDE DE FABRICATION
Abstract: front page image
(EN)An IC chip (6) is flip-chip bonded to a major surface of a collective circuit board (100) and encapsulated with resin and then the upper surface (6a) of the IC chip (6) is ground in a state of a collective package. The upper surface (6a) of the IC chip is made flush with the flat surface (7a) of the highest part of the encapsulating resin. The semiconductor package can be thinned and the area of the upper surface thereof, as a marking region, can be made wider than the area of only the upper surface of the IC chip.
(FR)L'invention porte sur une puce (6) de circuit intégré du type 'flip' fixée à une surface importante d'une plaquette collective de circuit (100) et encapsulée sous résine et dont la surface supérieure (6a) est meulée au niveau du reste des circuits. Ladite surface supérieure (6a) est ramenée à fleur de la surface plate (7a) formée par la partie la plus haute de la résine de la capsule. On peut ainsi amincir l'assemblage semi-conducteur tandis que l'étendue de sa surface supérieure, utilisée pour le marquage, peut présenter une largeur supérieure à celle de la puce de circuit intégré seule.
Designated States: KR, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)