(EN) The present invention provides a method for preventing sub-threshold leakage in flash EPROM cells (M102, M104, M106, M108) during Vt repair, read and verify operations. The present invention prevents sub-threshold leakage by either biasing the floating gate voltage of non-selected cells to a level that is less than the sources voltage. This biasing is achieved by controlling the voltages applied to such non-selected cells bitline and wordline voltages, or by floating the non-selected sourcelines to electrically disconnect the sourcelines of the non-selected cells. This method allows fast and accurate Vt repair of cells while avoiding Vt degradation of non-erased and repaired cells due to sub-threshold current leakage, as well as reduced sub-threshold leakage during read and verify operations.
(FR) La présente invention concerne un procédé servant à empêcher une fuite par courant infraseuil, dans des cellules à mémoire flash (M102, M104, M106, M108), lors d'opérations de réparation de la tension, de lecture et de vérification, et elle permet d'empêcher une fuite par courant infraseuil, notamment par polarisation de la tension de la grille flottante des cellules non choisies, afin de porter cette tension à un niveau inférieur à celui de la tension de la source. On exécute cette polarisation en régulant les tensions appliquées à des tensions de ligne de mots et de ligne de binaire de cellules non choisies, ou par flottement des lignes sources non choisies, afin de déconnecter électriquement les lignes sources des cellules non choisies. Ce procédé permet de réparer rapidement et précisément la tension des cellules et d'éviter en même temps une dégradation de la tension de seuil des cellules réparées et non effacées, provoquée par une fuite par courant infraseuil, de même que la fuite réduite par courant infraseuil, lors d'opérations de lecture et de vérification.
