WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999008192) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/008192    International Application No.:    PCT/JP1998/003505
Publication Date: 18.02.1999 International Filing Date: 06.08.1998
Chapter 2 Demand Filed:    06.08.1998    
IPC:
G06K 19/073 (2006.01), G07F 7/08 (2006.01), G07F 7/10 (2006.01)
Applicants: HITACHI, LTD. [JP/JP]; 6, Kanda Surugadai 4-chome Chiyoda-ku Tokyo 101-8010 (JP) (AT, BE, CH, CN, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, JP, KR, LU, MC, NL, PT, SE, SG only).
USAMI, Mitsuo [JP/JP]; (JP) (For US Only)
Inventors: USAMI, Mitsuo; (JP)
Agent: TAKAHASHI, Akio; Nitto International Patent Office Yusenkayabacho Building 9-8, Nihonbashi-kayabacho 2-chome Chuo-ku Tokyo 103-0025 (JP)
Priority Data:
9/212881 07.08.1997 JP
10/78212 26.03.1998 JP
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
Abstract: front page image
(EN)A semiconductor device for effectively preventing forgery or alteration of IC cards or the like handling important information, comprising electrodes (12, 13), each having an unshaped irregular surface and provided, respectively, on the IC chip side and the substrate side, wherein the electrodes are connected to each other, with the IC chip (11) facing downward and the connection resistance is employed as a key code by subjecting the capacitance between the electrodes to A/D conversion, thus preventing the duplication of IC cards or the like by employing the connection resistance having a random value as the key code of cryptograph.
(FR)Cette invention se rapporte à un dispositif semi-conducteur conçu pour empêcher efficacement la contrefaçon ou l'altération de cartes à circuits intégrés ou analogues qui renferment des informations importantes. Ledit dispositif comporte des électrodes (12, 13) dotées chacune d'une surface irrégulière sans forme précise et disposées, respectivement, du côté de la puce à circuit intégré et du côté du substrat. Ces électrodes sont reliées l'une à l'autre, la puce à circuit intégré (11) étant tournée vers le bas. On utilise la résistance de connexion comme code d'identification en soumettant la capacité entre les électrodes à une conversion A/N. Cette résistance de connexion, qui possède une valeur aléatoire tenant lieu de code d'identification cryptographique, sert à empêcher la duplication des cartes à circuits intégrés ou analogues.
Designated States: CN, JP, KR, SG, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)