WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999006107) CARDIAC STIMULATOR HAVING STACKABLE MICROELECTRONIC COMPONENTS WITH SELF-ADDRESSING SCHEME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/006107    International Application No.:    PCT/US1998/015251
Publication Date: 11.02.1999 International Filing Date: 21.07.1998
Chapter 2 Demand Filed:    24.02.1999    
IPC:
A61N 1/375 (2006.01), H01L 25/065 (2006.01)
Applicants: INTERMEDICS INC. [US/US]; 4000 Technology Drive Angleton, TX 77515 (US)
Inventors: PRUTCHI, David; (US).
PAUL, Patrick, J.; (US)
Agent: VIKSNINS, Ann, S.; Schwegman, Lundberg, Woessner & Kluth P.O. Box 2938 Minneapolis, MN 55402 (US)
Priority Data:
08/903,313 30.07.1997 US
Title (EN) CARDIAC STIMULATOR HAVING STACKABLE MICROELECTRONIC COMPONENTS WITH SELF-ADDRESSING SCHEME
(FR) STIMULATEUR CARDIAQUE PRESENTANT DES COMPOSANTS MICROELECTRONIQUES EMPILABLES ET A SCHEMA D'AUTO-ADRESSAGE
Abstract: front page image
(EN)A cardiac stimulator (10) having a memory device (50) particularly useful in size-constrained electronic products, such as cardiac stimulators. To provide additional memory for such size-constrained products, memory chips (50A, 50B, 50C, 50D) are stacked one on top of another. The memory chips are configured to facilitate bonding without crossed contacts, using aligned bonding pads, vias, or castellations. Each memory chip also includes an address selection circuit that receives signals from one or more address lines to selectively enable and disable the memory chips in the stack.
(FR)Ce stimulateur cardiaque (10) possède un dispositif mémoire (50) utile notamment dans des dispositifs électroniques soumis à des contraintes de taille, comme des stimulateurs cardiaques. Afin de doter de tels dispositifs d'une mémoire supplémentaire, on a empilé les unes sur les autre des puces de mémoire (50A, 50B, 50C, 50D) et on les a configurées pour faciliter leur fixation sans contacts croisés, en utilisant des plages de fixation, des traversées ou des crénelures alignées. Chaque puce de mémoire comprend également un circuit de sélection d'adresses, lequel reçoit des signaux provenant d'une ou de plusieurs lignes d'adresses, afin d'activer ou de désactiver, de manière sélective, les puces de la pile.
Designated States: CA, JP.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)