WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1999005711) PRODUCING MICROSTRUCTURES OR NANOSTRUCTURES ON A SUPPORT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1999/005711    International Application No.:    PCT/FR1998/001585
Publication Date: 04.02.1999 International Filing Date: 20.07.1998
Chapter 2 Demand Filed:    18.01.1999    
IPC:
H01L 21/18 (2006.01), H01L 21/306 (2006.01)
Applicants: COMMISSARIAT A L'ENERGIE ATOMIQUE [FR/FR]; 31-33, rue de la Fédération F-75015 Paris (FR) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, JP, LU, MC, NL, PT, SE only).
BRUEL, Michel [FR/FR]; (FR) (For US Only)
Inventors: BRUEL, Michel; (FR)
Agent: BREVATOME; 25, rue de Ponthieu F-75008 Paris (FR)
Priority Data:
97/09264 22.07.1997 FR
Title (EN) PRODUCING MICROSTRUCTURES OR NANOSTRUCTURES ON A SUPPORT
(FR) REALISATION DE MICROSTRUCTURES OU DE NANOSTRUCTURES SUR UN SUPPORT
Abstract: front page image
(EN)The invention concerns a method for producing microstructures or nanostructures on a support, comprising the following steps: contacting one surface of a first wafer (1) in crystalline material with a surface of a second wafer (2) in crystalline material, so that the two crystalline lattices of said surfaces have at least one misalignment parameter for forming a crystalline fault network (6) and/or a stress network within the crystalline zone (8) extending on either side of the interface of the two wafers, at least one of said networks defining a microstructure or a nanostructure; thinning one (1) of the two wafers to expose the fault network and/or the stress network on a support (10) constituted by the other wafer.
(FR)L'invention concerne un procédé de réalisation de micro- ou de nanostructure sur un support, comportant les étapes suivantes: mise en contact d'une face d'une première plaquette (1) en matériau cristallin avec une face d'une deuxième plaquette (2) en matériau cristallin, de façon que les réseaux cristallins présentés par lesdites faces présentent au moins un paramètre de désaccord apte à permettre la formation d'un réseau de défauts cristallins (6) et/ou d'un réseau de contraintes au sein d'une zone cristalline (8) s'étendant de part et d'autre de l'interface des deux plaquettes, au moins l'un desdits réseaux définissant la micro- ou la nanostructure, amincissement de l'une (1) des deux plaquettes pour faire apparaître le réseau de défauts et/ou le réseau de contraintes sur un support (10) constitué par l'autre plaquette.
Designated States: JP, US.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: French (FR)
Filing Language: French (FR)