WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998053554) RECEIVER HAVING A PHASE-LOCKED LOOP
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/1998/053554 International Application No.: PCT/IB1998/000632
Publication Date: 26.11.1998 International Filing Date: 27.04.1998
IPC:
H03J 7/06 (2006.01) ,H03L 7/02 (2006.01) ,H03L 7/099 (2006.01) ,H03L 7/113 (2006.01)
Applicants: KONINKLIJKE PHILIPS ELECTRONICS N.V.[NL/NL]; Groenewoudseweg 1 NL-5621 BA Eindhoven, NL
PHILIPS AB[SE/SE]; Kottbygatan 7 Kista S-164 85 Stockholm, SE (SE)
Inventors: BREKELMANS, Johannes, Hubertus, Antonius; NL
KÜHN, Hans-Jürgen; NL
VROMANS, Johannes, Sophia; NL
Agent: GROENENDAAL, Antonius, W., M.; Internationaal Octrooibureau B.V. P.O. Box 220 NL-5600 AE Eindhoven, NL
Priority Data:
97201542.423.05.1997EP
Title (EN) RECEIVER HAVING A PHASE-LOCKED LOOP
(FR) RECEPTEUR A BOUCLE A PHASE ASSERVIE
Abstract: front page image
(EN) In a receiver, a phase-locked loop (PLL) is provided for synchronizing its oscillator (OSC) with a carrier (CA). A calibration circuit (CAL) calibrates the phase-locked loop's oscillator (OSC) as follows. It measures (FMC) the frequency difference (dF) between a nominal frequency (Fnom) of the carrier (CA) and a frequency (Fosc) of the phase-locked loop's oscillator (OSC). Furthermore, it adjusts (FCA) the frequency (Fosc) of the phase-locked loop's oscillator (OSC) in accordance with the measured frequency difference (dF). As a result, the phase-locked loop's oscillator (OSC) will be substantially tuned to the nominal frequency (Fnom) of the carrier (CA). The actual frequency of the carrier (CA) may differ from the nominal frequency (Fnom). In general, such a difference will be sufficiently small for the phase-locked loop (PLL) to capture the carrier (CA).
(FR) L'invention concerne une boucle à phase asservie (PLL) dans un récepteur destinée à la synchronisation de son oscillateur (OSC) avec une porteuse (CA). Un circuit d'étalonnage (CAL) permet d'étalonner l'oscillateur (OSC) de la boucle à phase asservie de la manière suivante: il mesure (FMC) la différence de fréquence (dF) entre une fréquence nominale (Fnom) de la porteuse (CA) et une fréquence (Fosc) de l'oscillateur (OSC) de la boucle à phase asservie. Ensuite, il règle (FCA) la fréquence (Fosc) de l'oscillateur (OSC) de la boucle à phase asservie conformément à la différence de fréquence (dF) mesurée. Par conséquent, l'oscillateur (OSC) de la boucle à phase asservie est sensiblement accordé à la fréquence nominale (Fnom) de la porteuse (CA). La fréquence réelle de la porteuse (CA) peut être différente de la fréquence nominale (Fnom). En général, une telle différence est assez minime pour que la boucle à phase asservie (PLL) puisse capturer la porteuse (CA).
Designated States: CN, JP
European Patent Office (EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Publication Language: English (EN)
Filing Language: English (EN)