Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1998053413) METHOD FOR GENERATING FORMAT-INDEPENDENT ELECTRONIC CIRCUIT REPRESENTATIONS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1998/053413 International Application No.: PCT/US1998/010434
Publication Date: 26.11.1998 International Filing Date: 21.05.1998
IPC:
G06F 17/50 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
17
Digital computing or data processing equipment or methods, specially adapted for specific functions
50
Computer-aided design
Applicants:
SYMBIOS, INC. [US/US]; 2001 Danfield Court Fort Collins, CO 80525, US
Inventors:
BLINNE, Richard, D.; US
Agent:
LUCENTE, David, K.; Symbios, Inc. 2001 Danfield Court Fort Collins, CO 80525, US
Priority Data:
08/862,23323.05.1997US
Title (EN) METHOD FOR GENERATING FORMAT-INDEPENDENT ELECTRONIC CIRCUIT REPRESENTATIONS
(FR) PROCEDE SERVANT A PRODUIRE DES REPRESENTATIONS DE CIRCUITS ELECTRONIQUES INDEPENDANTES DU FORMAT
Abstract:
(EN) Format-independent electronic circuit descriptions (134, 136, 138) are generated by providing incompatible sets of naming conventions, providing translation rules for generating circuit element names which satisfy all supported naming conventions, and modifying element names in accordance with the translation rules. Supported circuit descriptions (110, 112, 114) may represent netlists defined by high-level design languages such as Verilog, EDIF, VHDL, and so forth, or may represent schematics or other symbolic representations. Any element associated with any input circuit representation (110, 112, 114) may be tested or modified to ensure compatibility, such as the naming of logic cell types and instances, the naming of nets interconnecting logic cells, and the naming of input, output, and bidirectional ports. In a preferred embodiment, an element name to be resolved is inserted into a set of element names to determine whether the name is unique (206, 208). If not, the proposed name is modified according to a set of modification rules until uniqueness is achieved (210). The step of modifying a name may be carried out on an iterative basis, for example, by attaching an incremented or decremented index value to an element name as a prefix or suffix.
(FR) L'invention concerne des descriptions (134, 136, 138) de circuits électroniques indépendantes du format, qui sont produites grâce à l'apport d'ensembles de conventions de dénomination incompatibles, de règles de traduction servant à produire des noms d'éléments de circuits qui répondent à toutes les conventions de dénomination utilisées, et à la modification de noms d'éléments en fonction des règles de traduction. Des descriptions (110, 112, 114) de circuits utilisés peuvent représenter des listes d'interconnexions définies par des langages de conception de haut niveau, tels que 'Verilog', 'EDIF', 'VHDL' etc., ou peuvent représenter des schémas ou d'autres représentations symboliques. On peut tester ou modifier tout élément associé à une représentation (110, 112, 114) de circuit d'entrée pour s'assurer de sa compatibilité, tel que la dénomination de types et d'instances de cellules logiques, la dénomination d'interconnexions de cellules logiques, et la dénomination de ports d'entrée, de sortie et de ports bidirectionnels. Dans un mode de réalisation préféré, on insère un nom d'élément à traiter dans un ensemble de noms d'éléments pour déterminer si ce nom est unique (206, 208). S'il ne l'est pas, le nom proposé est modifié en fonction d'un ensemble de règles de modification jusqu'à ce qu'on obtienne un nom unique (210). L'étape de modification d'un nom peut être mise en oeuvre de manière itérative, par exemple, par ajout d'une valeur d'indice incrémentée ou décrémentée à un nom d'élément comme préfixe ou comme suffixe.
front page image
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, GM, GW, HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, UZ, VN, YU, ZW
African Regional Intellectual Property Organization (ARIPO) (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
AU1998076910