WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998053404) PROGRAMMABLE BUS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/053404    International Application No.:    PCT/US1998/010569
Publication Date: 26.11.1998 International Filing Date: 21.05.1998
Chapter 2 Demand Filed:    07.12.1998    
IPC:
G06F 13/362 (2006.01)
Applicants: AUREAL SEMICONDUCTOR, INC. [US/US]; 4245 Technology Drive, Fremont, CA 94538 (US) (For All Designated States Except US).
CATLIN, Gary, M. [US/US]; (US) (For US Only).
EVERMAN, Edwin, E., II [US/US]; (US) (For US Only)
Inventors: CATLIN, Gary, M.; (US).
EVERMAN, Edwin, E., II; (US)
Agent: BAIK, Steven, S.; Beyer & Weaver, LLP, P.O. Box 61059, Palo Alto, CA 94306 (CA).
VAN PELT, Lee; Ritter, Van Pelt & Yi LLP, Suite 205, 4906 El Camino Real, Los Altos, CA 94022 (US)
Priority Data:
60/047,516 22.05.1997 US
09/082,650 20.05.1998 US
Title (EN) PROGRAMMABLE BUS
(FR) BUS PROGRAMMABLE
Abstract: front page image
(EN)The present invention provides apparatuses and methods for implementing a programmable bus. A programmable bus provides greater functionality and versatility through the ability to manage data transfers according to a number of sample rate clocks. The number of processing components connected to the programmable bus may be varied without a significant amount of physical alternations. Also, the number of data transfers for a given number of processing components may be modified and scheduled accordingly by reprogramming the programmable bus. The programmable bus comprises a bus and a bus arbiter. The bus is coupled to the bus arbiter and a plurality of devices and the bus arbiter. The plurality of devices operate at different sample rate clocks. The bus arbiter schedules and conducts the transfer of data between the plurality of devices according to the sample rate clocks such that the plurality of devices send and receive data at appropriate times, corresponding to the sample rate clocks. Thus, the bus arbiter is programmable due to the ability to configure the bus arbiter to schedule and conduct the transfer of data between and among the plurality of devices. The plurality of buses may include interface circuitry to allow them to interface properly with the programmable bus. Each device includes an input buffer and an output buffer, the input buffer having a first and a second buffer, and the output buffer having a first and a second buffer. The programmable bus is further comprised of a buffer select line carrying a buffer select signal, such that the buffer select signal informs the plurality of devices whether to use the first or the second buffer of the input and output buffers for the transfer of data. Double buffering facilitates, in one embodiment, the transfer of data based upon different sample rate clocks.
(FR)On décrit des appareils et des procédés de mise en oeuvre d'un bus programmable. Un bus programmable assure une fonctionnalité et une polyvalence plus importante par sa capacité à gérer des transferts de données selon un nombre certain d'horloges de fréquences d'échantillonnage. Le nombre de composants de traitement reliés au bus programmable peut être modifié sans produire une quantité significative d'alternances physiques. Le nombre de transferts de données pour un nombre donné de composants de traitement peut également être modifié et programmé de manière appropriée par la reprogrammation du bus programmable. Le bus programmable comprend un bus et un arbitre de bus. Le bus est couplé à l'arbitre de bus et une pluralité de dispositifs à l'arbitre de bus. Les divers dispositifs fonctionnent avec des horloges de fréquences d'échantillonnage différentes. L'arbitre de bus organise et conduit le transfert de données entre les divers dispositifs en fonction des horloges de fréquences d'échantillonnage de telle sorte que les divers dispositifs envoient et recoivent des données à des moments appropriés, correspondant aux horloges de fréquences d'échantillonnage. De cette manière l'arbitre de bus est programmable en raison de sa capacité à configurer l'arbitre de bus pour organiser et conduire le transfert de données entre les divers dispositifs et parmi ces derniers. Les divers bus peuvent comprendre un circuit d'interface pour leur permettre d'être reliés correctement au bus programmable. Chaque dispositif comprend un tampon d'entrée et un tampon de sortie, le tampon d'entrée comportant des premier et deuxième tampons et le tampon de sortie comportant lui aussi des premier et deuxième tampons. Le bus programmable est également constitué d'une ligne de sélection de tampon transportant un signal de sélection de tampon, de manière à ce que le signal de sélection de tampon informe les divers dispositifs s'ils doivent utiliser le premier ou le deuxième tampon des tampons d'entrée et de sortie pour transférer les données. Dans une forme de réalisation, le double tamponnage facilite le transfert des données sur la base d'horloges de fréquences d'échantillonnage différentes.
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, GM, GW, HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)