WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998052319) IMPROVED METHOD AND APPARATUS FOR PROTECTING PUBLIC KEY SCHEMES FROM TIMING AND FAULT ATTACKS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/052319    International Application No.:    PCT/US1998/009593
Publication Date: 19.11.1998 International Filing Date: 12.05.1998
Chapter 2 Demand Filed:    02.12.1998    
IPC:
G06F 7/72 (2006.01), H04L 9/30 (2006.01)
Applicants: YEDA RESEARCH AND DEVELOPMENT CO. LTD. [IL/IL]; Weizmann Institute of Science, P.O. Box 95, 76100 Rehovot (IL).
FLEIT, Lois [US/US]; (US) (UG only)
Inventors: SHAMIR, Adi; (IL)
Agent: FLEIT, Martin; Evenson, McKeown, Edwards & Lenahan, PLLC, Suite 700, 1200 G Street, Washington, D.C. 20005 (US)
Priority Data:
08/854,464 12.05.1997 US
Title (EN) IMPROVED METHOD AND APPARATUS FOR PROTECTING PUBLIC KEY SCHEMES FROM TIMING AND FAULT ATTACKS
(FR) PROCEDE ET DISPOSITIF AMELIORES PERMETTANT DE PROTEGER LES LOGIQUES DE CLES PUBLIQUES CONTRE LES ATTAQUES BASEES SUR LA SEQUENCE DES OPERATIONS ET LES FAUTES
Abstract: front page image
(EN)Improved methods and apparatus for protecting public key schemes based on modular exponentiation (including RSA and Diffie-Hellman) from indirect cryptanalytic techniques such as timing and fault attacks. Known methods for making the implementation of number-theoretic schemes resistant to such attacks typically double their running time, whereas the novel methods and apparatus described in this patent add only negligible overhead. This improvement is particularly significant in smart card and software-based implementations, in which the modular exponentiation operation is quite slow, and doubling its time may be an unacceptable solution.
(FR)Procédé et dispositif améliorés permettant de protéger les logiques de clés publiques, sur la base de l'exponentiation modulaire (RSA et Diffie-Hellman notamment), contre les techniques crypto-analytiques indirectes, telles que les attaques basées sur la séquence des opérations et les fautes. Typiquement, les procédés connus permettant d'implémenter des logiques théoriques de nombres qui résistent à ces attaques doublent le temps d'exécution, tandis que les nouveaux procédés et dispositifs décrits dans ce brevet n'ajoutent qu'une surcharge système négligeable. Cette amélioration est particulièrement significative pour les cartes à puce et les implémentations reposant sur un logiciel, dans lesquelles l'opération d'exponentation modulaire est assez lente et où le doublement de leur durée risque d'être une solution inacceptable.
Designated States: AL, AM, AU, AZ, BA, BB, BG, BR, BY, CA, CN, CU, CZ, EE, FI, GE, GH, GM, GW, HU, ID, IL, IS, JP, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LV, MD, MG, MK, MN, MX, NO, NZ, PL, RO, RU, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UZ, VN, YU, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)