Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO1998052284) PHASE DETECTOR ARRANGEMENT
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1998/052284 International Application No.: PCT/SE1998/000830
Publication Date: 19.11.1998 International Filing Date: 06.05.1998
Chapter 2 Demand Filed: 11.12.1998
IPC:
G01R 25/00 (2006.01) ,H03L 7/085 (2006.01) ,H04L 7/033 (2006.01)
G PHYSICS
01
MEASURING; TESTING
R
MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
25
Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
L
AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7
Automatic control of frequency or phase; Synchronisation
06
using a reference signal applied to a frequency- or phase-locked loop
08
Details of the phase-locked loop
085
concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
H ELECTRICITY
04
ELECTRIC COMMUNICATION TECHNIQUE
L
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
7
Arrangements for synchronising receiver with transmitter
02
Speed or phase control by the received code signals, the signals containing no special synchronisation information
033
using the transitions of the received signal to control the phase of the synchronising-signal- generating means, e.g. using a phase-locked loop
Applicants:
TELEFONAKTIEBOLAGET LM ERICSSON (publ) [SE/SE]; S-126 25 Stockholm, SE
Inventors:
BLADH, Mats; SE
Agent:
BERGENTALL, Annika; CEGUMARK AB P.O. Box 53047 S-400 14 Göteborg, SE
Priority Data:
9701805-515.05.1997SE
Title (EN) PHASE DETECTOR ARRANGEMENT
(FR) CONFIGURATION DE DETECTEUR DE PHASE
Abstract:
(EN) The invention relates to a phase detector arrangement for use in a phase locked loop circuit, for recovery of clock and data pulses from a data stream comprising Return to Zero RZ signals comprising digital data. The arrangement comprises a comparator (10), a phase detector (16), a loop filter (17) and a voltage controlled oscillator (18). The phase detector (16) comprises a phase position indicator (20; 21) which is activated by each incoming data pulse in the output line (12; 13) of the comparator (10). The invention also includes a method for recovery of clock and data pulses. The method comprises the steps of monitoring the data pulses in the or each output line (12; 13) of the comparator and controlling the voltage controlled oscillator in relation to both edges of each data pulse, for clocking data synchronously with the pulse.
(FR) Ce détecteur de phase peut être utilisé dans un circuit à boucle à phase asservie pour la récupération d'impulsions d'information et d'impulsions d'horloge dans un train de données comprenant des signaux avec retour à zéro (RZ) renfermant des données numériques. La configuration de l'invention est constituée d'un comparateur (10), d'un détecteur de phase (16), d'un filtre à boucle (17) et d'un oscillateur commandé en tension (18). Le détecteur de phase (16) comprend un indicateur de position de phase (20, 21) activé par chaque impulsion d'information d'entrée dans la ligne de sortie (12, 13) du comparateur (10). Cette invention porte également sur un procédé de récupération d'impulsions d'information et d'impulsions d'horloge. Ce procédé consiste à contrôler les impulsions d'information dans la ligne de sortie du comparateur ou dans chacune d'elles (12, 13) et à agir sur l'oscillateur commandé en tension en rapport avec les deux contours de chaque impulsion d'information et ce, afin de synchroniser les données et les impulsions.
Designated States: CA, JP
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
EP0981860JP2001525142 CA2290619