WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998052215) SPACER STRUCTURE AS TRANSISTOR GATE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/052215    International Application No.:    PCT/US1998/006889
Publication Date: 19.11.1998 International Filing Date: 07.04.1998
IPC:
H01L 21/28 (2006.01), H01L 21/336 (2006.01), H01L 29/78 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place Mail Stop 68 Sunnyvale, CA 94088-3453 (US)
Inventors: GARNDER, Mark, I.; (US).
SPIKES, Thomas, E.; (US)
Agent: DRAKE, Paul, S.; Advanced Micro Devices, Inc. 5204 East Ben White Boulevard Mail Stop 562 Austin, TX 78741 (US)
Priority Data:
08/857,628 16.05.1997 US
Title (EN) SPACER STRUCTURE AS TRANSISTOR GATE
(FR) STRUCTURE D'ESPACEMENT SERVANT DE GRILLE DE TRANSISTOR
Abstract: front page image
(EN)A semiconductor process in which a spacer support stucture is then formed on an upper surface of a semiconductor substrate. The semiconductor substrate includes a channel region that is laterally displaced between first and second source/drain regions. The spacer support structure includes a substantially vertical sidewall that is laterally aligned over a boundary between the first source/drain region and the channel region of the semiconductor substrate. A gate dielectric is then grown and a transistor gate fabricated by forming a first spacer structure on the sidewall of the spacer support structure. The first spacer structure includes a substantially vertical first sidewall in contact with the spacer support structure sidewall and further includes a second sidewall that is laterally aligned over a boundary between the channel region and the second source/drain region of the semiconductor substrate. The spacer support structure is then removed and source/drain impurity distributions are introduced into the source/drain regions of the semiconductor substrate.
(FR)L'invention porte sur un procédé de fabrication de semi-conducteurs où une structure porteuse d'espacement est formée sur la surface supérieure d'un substrat semi-conducteur. Ledit substrat comporte une région canal latéralement déplacée entre la première et la deuxième région source/drain. La structure porteuse d'espacement présente une paroi latérale sensiblement verticale alignée latéralement sur la limite séparant la première région source/drain de la région canal du substrat semi-conducteur. On fait ensuite croître un diélectrique de grille, puis on constitue une grille de transistor par formation d'une première structure d'espacement sur la paroi latérale de la structure porteuse d'espacement. La première structure d'espacement comporte une première paroi latérale sensiblement verticale en contact avec la paroi latérale de la structure porteuse d'espacement ainsi qu'une deuxième paroi latérale alignée latéralement sur la limite séparant la deuxième région source/drain de la région canal du substrat semi-conducteur. La structure porteuse d'espacement est ensuite éliminée, et on introduit dans les régions source/drain du substrat semi-conducteur des distributions d'impuretés pour source/drain.
Designated States: JP, KR.
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)