Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO1998050954) STACKED SEMICONDUCTOR DEVICES, PARTICULARLY MEMORY CHIPS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1998/050954 International Application No.: PCT/US1998/009442
Publication Date: 12.11.1998 International Filing Date: 08.05.1998
IPC:
H01L 25/065 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25
Assemblies consisting of a plurality of individual semiconductor or other solid state devices
03
all the devices being of a type provided for in the same subgroup of groups H01L27/-H01L51/128
04
the devices not having separate containers
065
the devices being of a type provided for in group H01L27/78
Applicants:
FORMFACTOR, INC. [US/US]; 5666 La Ribera Street Livermore, CA 94550, US
Inventors:
KHANDROS, Igor, Y.; US
PEDERSEN, David, V.; US
Agent:
OKAMOTO, James, K. ; Fenwick & West LLP Two Palo Alto Square Palo Alto, CA 94306, US
Priority Data:
08/863,51127.05.1997US
60/046,02809.05.1997US
Title (EN) STACKED SEMICONDUCTOR DEVICES, PARTICULARLY MEMORY CHIPS
(FR) EMPILAGE DE DISPOSITIFS A SEMICONDUCTEUR, EN PARTICULIER DES PUCES MEMOIRE
Abstract:
(EN) High density packaging of semiconductor devices on an interconnection substrate is achieved by stacking bare semiconductor devices (402, 404, 406, 408) atop one another so that an edge portion of a semiconductor device extends beyond the semiconductor device that it is stacked atop. Elongate interconnection elements (422, 424, 426, 428) extend from the bottommost one of the semiconductor devices, and from the exposed edge portions of the semiconductor devices stacked atop the bottommost semiconductor device. Free-ends of the elongate interconnection elements make electrical contact with terminals of an interconnection substrate (430), such as a PCB. The elongate interconnection elements extending from each of the semiconductor devices are sized so as to reach the terminals of the PCB, which may be plated through holes (432, 434, 436, 438). The elongate interconnection elements are suitably resilient contact structures, and may be composite interconnection elements comprising a relatively soft core (e.g., a gold wire) and a relatively hard overcoat (e.g., a nickel plating).
(FR) L'invention concerne l'encapsulation à haute densité de dispositifs à semiconducteur sur un substrat d'interconnexion, réalisée par empilage de dispositifs à semiconducteur nus (402, 404, 406, 408), disposés les uns sur les autres, de sorte que l'un des bords d'un premier dispositif à semiconducteur dépasse un deuxième dispositif à semiconducteur, empilé sur le premier. Des éléments d'interconnexion allongés (422, 424, 426, 428) s'étendent depuis le dispositif à semiconducteur situé en bas de la pile et depuis les bords exposés du dispositif à semiconducteur placé juste au-dessus de ce dispositif à semiconducteur situé en bas de la pile. Les extrémités libres desdits éléments d'interconnexion allongés forment un contact électrique avec les bornes d'un substrat d'interconnexion (430), par exemple une carte à circuit imprimé (PCB). La taille des éléments d'interconnexion allongés qui s'étendent depuis chaque dispositif à semiconducteur est telle qu'elle permet à ces éléments d'atteindre les bornes de ladite PCB, ces bornes pouvant être plaquées par l'intermédiaire d'orifices (432, 434, 436, 438). Lesdits éléments d'interconnexion allongés constituent des structures de contact suffisamment élastiques pour constituer également des éléments d'interconnexion composites renfermant un noyau relativement mou (par exemple un fil d'or) alors que leur couche de finition sera relativement dure (par exemple plaquée au nickel).
front page image
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, GM, GW, HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, UZ, VN, YU, ZW
African Regional Intellectual Property Organization (ARIPO) (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
AU1998074760