WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998050860) MULTIPORTED BYPASS CACHE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/050860    International Application No.:    PCT/US1998/008892
Publication Date: 12.11.1998 International Filing Date: 30.04.1998
Chapter 2 Demand Filed:    16.11.1998    
IPC:
G06F 9/30 (2006.01), G06F 12/08 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95054 (US)
Inventors: CURTIS, Steve, M.; (US).
MURRAY, Robert, J.; (US).
OPIE, Helen; (US)
Agent: TAYLOR, Edwin, H.; Blakely, Sokoloff, Taylor & Zafman LLP, 7th floor, 12400 Wilshire Boulevard, Los Angeles, CA 90025 (US)
Priority Data:
08/850,686 02.05.1997 US
Title (EN) MULTIPORTED BYPASS CACHE
(FR) MEMOIRE CACHE DE DERIVATION A ACCES MULTIPLES
Abstract: front page image
(EN)A microprocessor (80) includes a register file (84) that contains registers for storing pieces of data for use by execution units (ALU0, ALU1) that receive the pieces of data through source ports. A bypass cache (130) includes data registers (D1, D2, D3, D4) into which pieces of data from the execution units are written. Data can be written to and read from the bypass cache (130) in fewer clocks cycles than it can be written to and read from the register file (84). A content addressable memory array (CAM) (128) includes address registers (A1, A2, A3, A4) into which destination addresses are written which correspond to the pieces of data in the data registers (D1, D2, D3, D4). In the case of a particular piece of data, the particular data register into which the piece of data is written and the particular address register into which the corresponding destination address is written is controlled by the position of a write pointer provided by a rotating write pointer unit (132). The CAM (128) includes comparators (160, 162, 164, 166) that compare the destination address with a source address. If there is a match, a read port is enabled which provides the piece of data in the corresponding data register to conductors leading to the source port. Multiplexers (186, 188, 190, 192, 194, 196) select between pieces of data in the register file (84) and pieces of data in the data registers (D1, D2, D3, D4) of the bypass cache (130).
(FR)Selon cette invention, un microprocesseur (80) comprend une pile de registres (84) qui contient des registres destinés à stocker des éléments de données utilisés par des unités d'exécution (ALU0, ALU1) qui reçoivent lesdits éléments de données à travers des points d'accès source. Une mémoire cache (130) de dérivation comprend des registres (D1, D2, D3, D4) de données dans lesquels sont écrits les éléments de données provenant des unités d'exécution. La lecture et l'écriture des données dans la mémoire cache (130) de dérivation se font en moins de cycles d'horloge que la lecture et l'écriture desdites données dans la pile de registres (84). Une mémoire adressable par son contenu (CAM) (128) comprend des registres (A1, A2, A3, A4) d'adresses dans lesquels sont écrites les adresses de destination qui correspondent aux éléments de données dans les registres (D1, D2, D3, D4) de données. Dans le cas d'un élément de données précis, le registre de données précis dans lequel est écrit l'élément de données et le registre d'adresses précis dans lequel est écrite l'adresse de destination correspondante sont commandés par la position d'un pointeur d'écriture, fournie par une unité (132) rotative de pointeur d'écriture. La mémoire CAM (128) comprend des comparateurs (160, 162, 164, 166) qui comparent l'adresse de destination avec l'adresse source. Si les deux coïncident, on active un point d'accès de lecture qui fournit l'élément de données dans le registre de données correspondant aux conducteurs menant au point d'accès source. Des multiplexeurs (186, 188, 190, 192, 194, 196) choisissent entre les éléments de données dans la pile de registres (84) et les éléments de données dans les registres (D1, D2, D3, D4) de données de la mémoire (130) de dérivation.
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, GM, GW, HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, UZ, VN, YU, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)