WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998049726) BOARD FOR MOUNTING SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING THE SAME, AND SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/049726    International Application No.:    PCT/JP1998/001970
Publication Date: 05.11.1998 International Filing Date: 30.04.1998
Chapter 2 Demand Filed:    13.11.1998    
IPC:
H01L 21/48 (2006.01), H01L 21/60 (2006.01), H01L 23/13 (2006.01), H01L 23/24 (2006.01), H01L 23/31 (2006.01), H01L 23/36 (2006.01), H01L 23/498 (2006.01), H05K 3/00 (2006.01)
Applicants: HITACHI CHEMICAL COMPANY, LTD. [JP/JP]; 1-1, Nishishinjuku 2-chome Shinjuku-ku Tokyo 163-0449 (JP) (AL, AM, AT, AU, AZ, BA, BB, BE, BF, BG, BJ, BR, BY, CA, CF, CG, CH, CI, CM, CN, CU, CY, CZ, DE, DK, EE, ES, FI, FR, GA, GB, GE, GH, GM, GN, GR, GW, HU, ID, IE, IL, IS, IT, JP, KE, KG, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MC, MD, MG, MK, ML, MN, MR, MW, MX, NE, NL, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, SN, SZ, TD, TG, TJ, TM, TR, TT, UA, UG, UZ, VN, YU, ZW only).
FUKUTOMI, Naoki [JP/JP]; (JP) (For US Only).
WAKASHIMA, Yoshiaki [JP/JP]; (JP) (For US Only).
NAOYUKI, Susumu [JP/JP]; (JP) (For US Only).
KIDA, Akinari [JP/JP]; (JP) (For US Only)
Inventors: FUKUTOMI, Naoki; (JP).
WAKASHIMA, Yoshiaki; (JP).
NAOYUKI, Susumu; (JP).
KIDA, Akinari; (JP)
Agent: TOMITA, Kazuko; 7F Yokohama HS-Building 9-10, Kitasaiwai 2-chome Nishi-ku Yokohama-shi Kanagawa 220-0004 (JP)
Priority Data:
9/112753 30.04.1997 JP
10/25896 06.02.1998 JP
Title (EN) BOARD FOR MOUNTING SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING THE SAME, AND SEMICONDUCTOR DEVICE
(FR) PLAQUETTE POUR MONTER UN ELEMENT A SEMI-CONDUCTEUR, PROCEDE PERMETTANT DE LA PRODUIRE ET DISPOSITIF A SEMI-CONDUCTEUR
Abstract: front page image
(EN)A highly reliable semiconductor device capable of miniaturization and reduction in manufacturing cost with a board having a recessed portion for mounting a semiconductor element. A wiring material capable of draw machining which is constituted of a copper wiring (12) to be a wiring member, a barrier layer (11) comprising a nickel alloy or the like, and a copper foil (10) to be a carrier layer is adhered to a resin board (14, 15) and at the same time pressed by a protrusion (13a) of a mold (13) to form a wiring (2) buried in the surface of the board. Also, by providing a step between an inner connection terminal portion to be connected to a semiconductor element (1) and an outer connection terminal portion to be connected to an outer connection terminal (5), which constitute both ends of the wiring (2), a recessed portion which can house the semiconductor element (1) is formed at a center part of the board.
(FR)L'invention concerne un dispositif à semi-conducteur extrêmement fiable qui permet la miniaturisation et la réduction des coûts de fabrication, avec une plaquette comportant une partie évidée, pour monter un élément à semi-conducteur. On colle sur une plaquette de résine (14, 15) un matériau de câblage pouvant être usiné par étirage et se présentant sous forme de câblage en cuivre (12) devant constituer un élément de câblage, une couche d'arrêt (11) comprenant un alliage de nickel ou similaire ainsi qu'une feuille de cuivre (10) devant servir de couche porteuse. Ils sont enfoncés simultanément par une partie saillante (13 a) d'un moule (13) pour former un câblage noyé dans la surface de la plaquette. On forme également dans une région centrale de la plaquette une partie enfoncée pouvant loger l'élément à semi-conducteur (1), par formation d'un espace entre la partie d'une borne de connexion interne devant être connectée à un élément à semi-conducteur (1) et la partie d'une borne de connexion externe devant être connectée à une borne de connexion externe (5), qui constituent les deux extrémités du câblage (2).
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, GM, GW, HU, ID, IL, IS, JP, KE, KG, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)