Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1998049722) CAPACITORS IN INTEGRATED CIRCUITS
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1998/049722 International Application No.: PCT/SE1998/000619
Publication Date: 05.11.1998 International Filing Date: 03.04.1998
Chapter 2 Demand Filed: 05.11.1998
IPC:
H01L 21/02 (2006.01) ,H01L 23/522 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
52
Arrangements for conducting electric current within the device in operation from one component to another
522
including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
Applicants:
TELEFONAKTIEBOLAGET LM ERICSSON (publ) [SE/SE]; S-126 25 Stockholm, SE
Inventors:
NORSTRÖM, Hans; SE
NYGREN, Stefan; SE
Agent:
ERICSSON COMPONENTS AB; Dept. for Intellectual Property Rights S-164 81 Stockholm, SE
Priority Data:
9701618-229.04.1997SE
Title (EN) CAPACITORS IN INTEGRATED CIRCUITS
(FR) CONDENSATEURS DE CIRCUITS INTEGRES
Abstract:
(EN) The present invention relates to a method for, in the manufacturing of an integrated circuit, producing a capacitor with metallic conducting electrodes and to the capacitor itself and to the integrated circuit, which preferably are intended for high-frequency applications. According to the invention, a lower electrode (17, 63, 67) is produced through depositing a first metal layer (15) onto a layer structure (11) comprising lowermost a substrate and uppermost an insulating layer (13). An insulating layer (19) is deposited over the first metal layer (15), whereafter an electrical connection (25) to the lower electrode (17, 63, 67) is produced by etching a via hole (21) through said insulating layer (19), which via hole (21) is plugged. Thereafter the first metal layer (15) is uncovered within a predetermined area (33), whereafter a dielectric layer (35) is deposited, patterned and etched in such a way that it overlaps (39) said predetermined area (33). Finally, an upper electrode (47, 63, 67) and a connecting layer (43) are produced through a second metal layer (41) being deposited on the structure (40) achieved thereby, which second metal layer (41) is patterned and etched in such a way that the upper electrode (47, 63, 67) overlaps (49) said predetermined area (33) and the connecting layer (43) overlaps the plugged via hole (21).
(FR) L'invention concerne un procédé permettant, lors la fabrication d'un circuit intégré, de produire un condensateur doté d'électrodes métalliques conductrices. L'invention concerne également le condensateur lui-même et le circuit imprimé, qui de préférence, sont destinés à des applications haute fréquence. Selon l'invention, une électrode inférieure (17, 63, 67) est produite par dépôt d'une première couche métallique (15) sur une structure (11) composée d'un substrat recouvert d'une couche isolante (13). Une couche isolante (19) est déposée sur la première couche métallique (15). Ensuite une connexion électrique (25) reliant l'électrode inférieure (17, 63, 67) est produite par gravure d'un trou d'interconnexion (21) dans la couche isolante (19), ce trou d'interconnexion étant ensuite obturé. La première couche métallique (15) est à découvert dans une zone déterminée (33). Ensuite, une couche diélectrique (35) est déposée, dessinée et gravée de telle manière qu'elle recouvre (39) cette zone déterminée (33). Enfin, une électrode supérieure (47, 63, 67) et une couche de connexion (43) sont produites à travers la seconde couche métallique (41) déposée sur la structure (40) ainsi réalisée, cette seconde couche métallique (41) étant dessinée et gravée de telle manière que l'électrode supérieure (47, 63, 67) recouvre (49) cette zone déterminée (33) et la couche de connexion (43) recouvre le trou d'interconnexion (21) obturé.
front page image
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, GM, GW, HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, UZ, VN, YU, ZW
African Regional Intellectual Property Organization (ARIPO) (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
KR1020010006086EP1016132US6100574US6100133JP2001522530 CN1253661
CA2287983AU1998073530