Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO1998049571) COHERENT SWITCHING POWER SUPPLY FOR AN ANALOG CIRCUIT TESTER
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/1998/049571 International Application No.: PCT/US1998/008736
Publication Date: 05.11.1998 International Filing Date: 28.04.1998
Chapter 2 Demand Filed: 09.11.1998
IPC:
G01R 31/28 (2006.01)
G PHYSICS
01
MEASURING; TESTING
R
MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31
Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28
Testing of electronic circuits, e.g. by signal tracer
Applicants:
CREDENCE SYSTEMS CORPORATION [US/US]; 215 Fourier Avenue Fremont, CA 94539, US
Inventors:
FERLAND, Michael, R.; US
CURRIN, Jeffrey, D.; US
Agent:
BEDELL, Daniel, J.; Smith-Hill and Bedell, P.C. Suite 104 12670 N.W. Barnes Road Portland, Oregon 97229, US
Priority Data:
08/846,38429.04.1997US
Title (EN) COHERENT SWITCHING POWER SUPPLY FOR AN ANALOG CIRCUIT TESTER
(FR) ALIMENTATION A DECOUPAGE COHERENTE POUR UN TESTEUR DE CIRCUITS ANALOGIQUES
Abstract:
(EN) A circuit tester stimulates an analog circuit device under test (DUT) (11) with a test signal generated by waveform synthesizer (12) and periodically digitizes a resulting DUT output signal in digitizer (14) to produce an output data sequence that may be analyzed by host computer (18) to ascertain DUT operating characteristics. The tester is powered by a switching power supply (32) that induces periodic noise spikes in the DUT output signal. To eliminate the influence of the noise spikes on test results, the period of the switching power supply noise is made coherent with the digitization period. The phase of digitization is then adjusted so that the tester avoids digitizing the noise spikes in the DUT output signal.
(FR) Testeur de circuit (figure 1) qui stimule un circuit analogique testé (DUT) (11) à l'aide d'un signal d'essai produit par un synthétiseur (21) de signaux et numérise périodiquement un signal de sortie de DUT obtenu dans le numériseur (12) pour produire une séquence de données de sortie qui peut être analysée par l'ordinateur central (18) pour évaluer les caractéristiques de fonctionnement du DUT. Ledit testeur est alimenté par une alimentation à découpage (32) qui induit des pointes de bruit périodiques dans le signal de sortie du DUT. Pour éliminer l'influence des pointes de bruit sur les résultats d'essai, on rend la période du bruit de l'alimentation à découpage cohérente avec la période de numérisation. La phase de numérisation est ensuite ajustée si bien que le testeur évite la numérisation des pointes de bruit dans le signal de sortie du DUT.
front page image
Designated States: JP, KR
European Patent Office (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
KR1020010020363EP0979416JP2001522462