WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998033115) A DATA PROCESSOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/033115    International Application No.:    PCT/JP1997/000173
Publication Date: 30.07.1998 International Filing Date: 24.01.1997
Chapter 2 Demand Filed:    03.08.1998    
IPC:
G06F 9/30 (2006.01), G06F 9/302 (2006.01), G06F 9/32 (2006.01), G06F 9/34 (2006.01), G06F 9/355 (2006.01), G06F 9/38 (2006.01)
Applicants: MITSUBISHI DENKI KABUSHIKI KAISHA [JP/JP]; 2-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 100 (JP) (For All Designated States Except US).
MATSUO, Masahito [JP/JP]; (JP) (For US Only)
Inventors: MATSUO, Masahito; (JP)
Agent: YOSHIDA, Shigeaki; 10th floor, Sumitomo-seimei OBP Plaza Building, 4-70, Shiromi 1-chome, Chuo-ku, Osaka-shi, Osaka 540 (JP)
Priority Data:
Title (EN) A DATA PROCESSOR
(FR) PROCESSEUR DE DONNEES
Abstract: front page image
(EN)A data processor, more particularly, a data processor for conditional execution based on flag information, which has a good code efficiency and a reduced branch penalty. To achieve the above objective, if a first instruction decoded by the first decoder (113) is an execution condition specifying instruction that specifies the execution condition for a second instruction which is paired with and executed in parallel with the first instruction, the first execution condition decision section (601) checks the flag information on the execution condition for the second instruction defined by the execution condition specifying instruction and, according to whether the execution condition defined by the execution condition specifying instruction is established or not, performs control of asserting or not asserting the execution disable signal (612).
(FR)L'invention concerne un processeur de données, en particulier un processeur de données pour exécution conditionnelle sur la base d'une information de signalisation, présentant une grande efficacité de codage et limitant les pertes de puissance dues à des embranchements. A cet effet, si une première instruction décodée par le premier décodeur (113) est une instruction qui spécifie une condition d'exécution pour une deuxième instruction associée et exécutée en parallèle avec la première instruction, la première section de décision de condition d'exécution (601) vérifie l'information de signalisation en ce qui concerne la condition d'exécution pour la deuxième instruction définie par l'instruction spécifiant une condition d'exécution, et en fonction de l'établissement de la condition d'exécution définie par l'instruction spécifiant une condition d'exécution, commande l'assertion ou non du signal d'invalidation d'exécution (612).
Designated States: JP, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)