WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998031117) METHOD FOR ATTENUATING TRANSIENTS CAUSED BY ALIGNING IN A DESYNCHRONIZER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/031117    International Application No.:    PCT/FI1997/000788
Publication Date: 16.07.1998 International Filing Date: 16.12.1997
Chapter 2 Demand Filed:    08.07.1998    
IPC:
H03L 7/093 (2006.01), H04J 3/07 (2006.01)
Applicants: NOKIA TELECOMMUNICATIONS OY [FI/FI]; Pl 300, FIN-00045 Nokia Group (FI) (For All Designated States Except US).
URALA, Reino [FI/FI]; (FI) (For US Only)
Inventors: URALA, Reino; (FI)
Agent: BERGGREN OY AB; P.O. Box 16, FIN-00101 Helsinki (FI)
Priority Data:
965072 17.12.1996 FI
Title (EN) METHOD FOR ATTENUATING TRANSIENTS CAUSED BY ALIGNING IN A DESYNCHRONIZER
(FR) PROCEDE POUR ATTENUER LES TRANSITOIRES PROVOQUES PAR L'ALIGNEMENT DANS UN DEPHASEUR
Abstract: front page image
(EN)The invention relates to a method to attenuate transients caused in the desynchroniser by justification events in a digital transmission system. The analogue circuit arrangement realising the method comprises a by-pass input for receiving the three-state signal (BPin), whereby the signal (BPin) represents justification events upwards and/or downwards, filtering means (R8 and C8) for filtering the pulse signal (BPin), and adding means (AMP2) for adding the filtered pulse signal to the output signal of the loop filter (AMP1), whereby the added output signal controls the loop oscillator (VCO).
(FR)L'invention concerne un procédé qui permet d'atténuer les transitoires provoqués dans le déphaseur par des événements de justification dans un système de transmission numérique. La structure de circuit analogique réalisée selon le procédé comprend une entrée de dérivation, qui reçoit le signal à trois états (BPin) représentant des événements de justification vers le haut et/ou vers le bas, un système de filtration (R8 et C8), qui filtre le signal d'impulsion (BPin), et un système d'addition (AMP1), qui ajoute le signal d'impulsion filtré au signal de sortie du filtre à boucle (AMP2), ledit signal de sortie ajouté commandant l'oscillateur à boucle.
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, GW, HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: Finnish (FI)