WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998028792) SURFACE CONNECTABLE SEMICONDUCTOR BRIDGE ELEMENTS, DEVICES AND METHODS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/028792    International Application No.:    PCT/US1997/022426
Publication Date: 02.07.1998 International Filing Date: 03.12.1997
Chapter 2 Demand Filed:    21.07.1998    
IPC:
F42B 3/13 (2006.01), F42B 3/198 (2006.01)
Applicants: SCB TECHNOLOGIES, INC. [US/US]; 1009 Bradbury Drive S.E., Albuquerque, NM 87106-4302 (US)
Inventors: MARTINEZ-TOVAR, Bernardo; (US).
MONTOYA, John, A.; (US)
Agent: LIBERT, Victor, E.; Law Office of Victor E. Libert, 3 Mill Pond Lane, P.O Box 538, Simsbury, CT 06070-0538 (US)
Priority Data:
08/771,536 23.12.1996 US
Title (EN) SURFACE CONNECTABLE SEMICONDUCTOR BRIDGE ELEMENTS, DEVICES AND METHODS
(FR) SEMI-CONDUCTEUR DE PONTAGE CONNECTABLE EN SURFACE, DISPOSITIFS ET PROCEDES CORRESPONDANTS
Abstract: front page image
(EN)A semiconductor element, e.g., a semiconductor bridge element (30), is surface mountable as it has thereon a metal layer comprised of metal lands (44) and electrical connectors (45a, 45b and 45c) which terminate in flat electrical contacts (47) on the back surface (35) of the element. Optionally, the element may also contain back-to-back zener diodes (46a, 46b) to provide unbiased protection against electrostatic discharge. When configured as a semiconductor bridge element (30), the element, among other uses, finds use as an igniter (13) for an explosive element. The elements may be made by a method including a cross-cut technique in which grooves (60) cut in the front surface (58) of a silicon wafer substrate (56) intersect grooves (64) cut in the back surface (62) of the wafer. The intersecting grooves (60, 64) form a plurality of apertures in the wafer (56), the apertures and grooves helping to define a plurality of dies having side surfaces. A dielectric layer (48) is deposited on the wafer (56) and a polysilicon film (52) is deposited over the dielectric layer (48). A metal layer (44, 45a-45c, and 47) is then deposited on the wafer while it is still intact to provide an electrical connection from the top surface (34) of element (30) along the side surfaces (66a, 66b and 66c, and 68a, 68b and 68c) to the bottom surface (35) to constitute the dies as the semiconductor elements (30). The elements (30) are separated and the electrical contacts (47) of a given element can be mounted directly to a header (36) or the like by soldering, without need for connector wires (14).
(FR)La présente invention concerne un semi-conducteur, en l'occurrence un élément de pontage semi-conducteur (30) qu'il est possible de monter en surface étant donné qu'il porte une couche métallique constituée de zones métalliques et de connecteurs électriques (45a, 45b et 45b) qui se terminent en contacts électriques plats sur la surface postérieure (35) de l'élément. Eventuellement, l'élément peut également contenir des diodes de Zener (46a, 46b) adossées pour fournir une protection non polarisée contre la décharge électrostatique. Lorsqu'il est configuré en élément de pontage à semi-conducteur (30), l'élément convient particulièrement comme amorceur (13) pour explosifs. De tels éléments peuvent se réaliser en utilisant une technique de taille croisée grâce à laquelle des entailles en rainures (60) ménagées dans la surface antérieure (58) d'un substrat de plaquette en silicium (56) viennent recouper des entailles en rainures (64) ménagées dans la surface postérieure de la plaquette. Les entailles en intersection (60, 64) viennent former une pluralité d'orifices dans la plaquette, les orifices et les rainures favorisant la définition d'une pluralité de puces pourvues de surfaces latérales. Une couche diélectrique (48) est déposée sur la plaquette, un film de polysilicium (52) étant déposé sur la couche diélectrique (48). Une couche de métal (44, 45a-45c et 47) est ensuite déposée sur la plaquette pendant qu'elle reste intact de façon à former une connexion électrique, partant de la surface supérieure (34) de l'élément, passant le long des surfaces latérales (66a, 66b, 66c, et 68a, 68b et 68c), et aboutissant à la surface de fond, de façon à constituer les puces en éléments à semi-conducteurs (30). On sépare ensuite les éléments, puis il est possible de monter directement les contacts électriques (47) sur une tête de faisceau (36) ou similaire par soudure, dans qu'il y ait besoin de fils de connecteurs (14).
Designated States: AU, BR, CA, CN, ID, JP, MX, NO, RU, UA.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)