WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998028697) IO- AND MEMORY BUS SYSTEM FOR DFPs AS UNITS WITH TWO- OR MULTI-DIMENSIONALLY PROGRAMMABLE CELL STRUCTURES
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/1998/028697 International Application No.: PCT/DE1997/003013
Publication Date: 02.07.1998 International Filing Date: 21.12.1997
Chapter 2 Demand Filed: 26.06.1998
IPC:
G06F 15/78 (2006.01) ,G11C 7/10 (2006.01)
Applicants: VORBACH, Martin[DE/DE]; DE (UsOnly)
MÜNCH, Robert[DE/DE]; DE (UsOnly)
PACT INFORMATIONSTECHNOLOGIE GMBH[DE/DE]; Thelemannstrasse 15 D-81545 München, DE (AllExceptUS)
Inventors: VORBACH, Martin; DE
MÜNCH, Robert; DE
Agent: PIETRUK, Claus, Peter; Im Speitel 102 D-76229 Karlsruhe, DE
Priority Data:
196 54 595.120.12.1996DE
Title (EN) IO- AND MEMORY BUS SYSTEM FOR DFPs AS UNITS WITH TWO- OR MULTI-DIMENSIONALLY PROGRAMMABLE CELL STRUCTURES
(FR) SYSTEME DE BUS IO ET A MEMOIRE POUR DFP ET UNITES A STRUCTURES CELLULAIRES PROGRAMMABLES BIDIMENSIONNELLES OU MULTIDIMENSIONNELLES
(DE) IO- UND SPEICHERBUSSYSTEM FÜR DFPs SOWIE BAUSTEINE MIT ZWEI- ODER MEHRDIMENSIONALEN PROGRAMMIERBAREN ZELLSTRUKTUREN
Abstract:
(EN) The invention relates to a bus system produced by concentrating individual conductors or buses within a unit of the type DFP, FPGA, DPGA, as well as all units with two- or multi-dimensionally programmable cell structure, and via which the units can be assembled to form several and/or can be connected to a memory and/or a periphery.
(FR) L'invention a pour objet un système de bus fabriqué en réunissant plusieurs conducteurs individuels ou bus ou bus partiels à l'intérieur d'une unité du type DFP, FPGA, DPGA, ainsi que toutes les unités à structures cellulaires programmables bidimensionnelles ou multidimensionnelles, système par l'intermédiaire duquel les unités peuvent être rassemblées en plusieurs et/ou peuvent être connectées à une mémoire et/ou une périphérie.
(DE) Es wird ein Bussystem vorgeschlagen, das durch Bündelung mehrerer einzelner Leitungen oder Busse oder Teilbusse innerhalb eines Bausteines der Gattung DFP, FPGA, DPGA, sowie allen Bausteinen mit zwei- oder mehrdimensionaler programmierbarer Zellstruktur hergestellt ist, und über welches die Bausteine zu Mehreren zusammengefaßt werden können und/oder Speicher und/oder Peripherie anschließbar sind/ist.
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, GM, HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW
African Regional Intellectual Property Organization (ARIPO) (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG)
Publication Language: German (DE)
Filing Language: German (DE)