WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998016012) HIGH SPEED BIDIRECTIONAL BUS WITH MULTIPLEXERS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/016012    International Application No.:    PCT/US1997/010278
Publication Date: 16.04.1998 International Filing Date: 16.06.1997
Chapter 2 Demand Filed:    06.05.1998    
IPC:
H03K 19/173 (2006.01)
Applicants: XILINX, INC. [US/US]; 2100 Logic Drive, San Jose, CA 95124 (US)
Inventors: BAPAT, Shekhar; (US).
KRISHNAMURTHY, Sridhar; (US)
Agent: YOUNG, Edel, M.; Xilinx, Inc., 2100 Logic Drive, San Jose, CA 95124 (US)
Priority Data:
08/729,065 10.10.1996 US
Title (EN) HIGH SPEED BIDIRECTIONAL BUS WITH MULTIPLEXERS
(FR) BUS BIDIRECTIONNEL GRANDE VITESSE A MULTIPLEXEURS
Abstract: front page image
(EN)A multiplexer chain is coupled to two logic gates (85, 1403) which in turn propagate their respective output signals in different directions, thereby providing bidirectional signal distribution. The output lines of multiple multiplexer chains (1401) are combined together using a logic gate chain to create a bus line with a larger number of drivers while substantially maintaining switching speed and flexibility in routability. In one embodiment, two OR chains propagate signals in opposite directions. The top OR chain combines the outputs of all the multiplexer chains to its left. Similarly, the bottom OR chain combines the outputs of all the multiplexer chains to its right. The output of the entire bus is provided at both the leftmost and the rightmost end of the OR chain. The bus output is also provided at tap points by combining the outputs of the top logic gate chain and the bottom logic gate chain using a logic gate (1402). The top logic gate chain provides the outputs of all drivers to the left of the tap point while the bottom logic gate chain provides the outputs of all drivers to the right of the tap point.
(FR)Une chaîne de multiplexeurs est couplée à deux portes logiques (85, 1403) qui propagent à leur tour leurs signaux de sortie respectifs dans différentes directions, les signaux étant ainsi répartis de manière bidirectionnelle. les lignes de sortie de chaînes de multiplexeurs multiples (1401) sont combinées au moyen d'une chaîne de portes logiques de sorte qu'une ligne du bus dotée d'attaqueurs en plus grand nombre soit créée et que la vitesse de commutation et la souplesse d'acheminement soient maintenues. Dans un mode de réalisation, deux chaînes OU propagent des signaux dans des directions opposées. La chaîne OU supérieure combine les sorties de toutes les chaînes de multiplexeurs se trouvant à sa gauche. De même, la chaîne inférieure OU combine les sorties de toutes les chaînes de multiplexeurs se trouvant à sa droite. La sortie du bus intégral est produite au niveau des extrémités gauche et droite de la chaîne OU. La sortie du bus est également produite au niveau de points de prise par la combinaison des sorties de la chaîne de portes logiques supérieure et la chaîne de portes logiques inférieure au moyen d'une porte logique (1402). La chaîne de portes logiques produit les sorties de tous les attaqueurs situés à gauche du point de prise alors que la chaîne de portes logiques inférieure produit les sorties de tous les attaqueurs situés à droite du point de prise.
Designated States: JP.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)