WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998015061) FREQUENCY DIVISION DEVICE WITH A DIVISION FACTOR WHICH IS NOT A WHOLE NUMBER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/015061    International Application No.:    PCT/DE1997/001990
Publication Date: 09.04.1998 International Filing Date: 08.09.1997
Chapter 2 Demand Filed:    13.01.1998    
IPC:
H03K 23/54 (2006.01)
Applicants: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (For All Designated States Except US).
MEIER, Stefan [DE/DE]; (DE) (For US Only)
Inventors: MEIER, Stefan; (DE)
Priority Data:
196 40 802.4 02.10.1996 DE
Title (DE) VORRICHTUNG ZUR FREQUENZTEILUNG MIT NICHT GANZZAHLIGEM TEILUNGSFAKTOR
(EN) FREQUENCY DIVISION DEVICE WITH A DIVISION FACTOR WHICH IS NOT A WHOLE NUMBER
(FR) DISPOSITIF POUR LA DIVISION DE FREQUENCE AU MOYEN D'UN FACTEUR DE DIVISION N'ETANT PAS UN NOMBRE ENTIER
Abstract: front page image
(DE)Der Anmeldungsgegenstand betrifft eine Vorrichtung, bei der ein höherfrequentes Taktsignal (CLK8) dadurch in ein nieder frequenteres Taktsignal (CLK5) umsetzbar ist, daß ein Strobe-Signal (ST1) durch ein Schieberegister (Reg1....Reg8) durchgeschoben wird und abhängig von den Ausgangssignalen (L1..L16) des Schieberegisters eine Leitung für das niederfrequentere Taktsignal über MOS-Transistoren (p1..p5, n21, n22...n61, n62) entweder auf VDD oder VSS gelegt wird. Die Vorrichtung zeichnet sich v. a. durch ihren einfachen und regulären Aufbau aus.
(EN)The subject-matter of the application relates to a device in which a high-frequency clock signal (CLK8) can be converted to a low-frequency clock signal (CLK5) whereby a strobe signal (STI) is shifted through a shift register (Reg 1....Reg 8) and, depending upon the output signals (L1... L16) of the shift register, a line for the low-frequency clock signal is connected via MOS transistors (p1...p5, n21, n22... n61, n62) to the voltage supply VDD or to the reference potential VSS. The device is characterized primarily by its simple, regular design.
(FR)L'invention concerne un dispositif dans lequel un signal de cadencement de fréquence élevée (CLK8) peut être transformé en un signal de cadencement à fréquence basse (CLK5) par le fait qu'un signal stroboscopique (ST1) passe par un registre de décalage (Reg 1....Reg 8) et que, en fonction des signaux de sortie (L1..L16) du registre à décalage, une ligne destinée au signal de cadencement à basse fréquence est reliée, par l'intermédiaire de transistors MOS (p1..p5, n21, n22...n61, n62) soit à la tension d'alimentation (VDD) soit au potentiel de référence (VSS). Le dispositif présenté se caractérise, entre autres, par sa structure simple et régulière.
Designated States: JP, KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)