WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998014992) PROCESS FOR PRODUCING A SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/014992    International Application No.:    PCT/DE1997/002119
Publication Date: 09.04.1998 International Filing Date: 18.09.1997
Chapter 2 Demand Filed:    02.04.1998    
IPC:
H01L 21/02 (2006.01)
Applicants: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (For All Designated States Except US).
HARTNER, Walter [DE/DE]; (DE) (For US Only).
GSCHWANDTNER, Alexander [AT/DE]; (DE) (For US Only).
MAZURE-ESPEJO, Carlos [DE/DE]; (DE) (For US Only)
Inventors: HARTNER, Walter; (DE).
GSCHWANDTNER, Alexander; (DE).
MAZURE-ESPEJO, Carlos; (DE)
Priority Data:
196 40 448.7 30.09.1996 DE
Title (DE) VERFAHREN ZUM HERSTELLEN EINER HALBLEITERANORDNUNG
(EN) PROCESS FOR PRODUCING A SEMICONDUCTOR DEVICE
(FR) PROCEDE DE PRODUCTION D'UN DISPOSITIF A SEMI-CONDUCTEUR
Abstract: front page image
(DE)Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung für integrierte Schaltungen, bei der eine Stapelzelle in einer Isolierschicht (2) ein mit einem Plug (1) gefülltes Kontaktloch (9) aufweist, auf dem ein Kondensator mit einer unteren, dem Plug (1) zugewandten Elektrode (5), einem paraelektrischen oder ferroelektrischen Dielektrikum (6) und einer oberen Elektrode (7) vorgesehen ist. Zwischen dem Plug (1) und der unteren Elektrode (5) liegt eine Barriereschicht (3), die eine Oxidation des Plugs (1) verhindert. Diese Barriereschicht (3) wird gleichzeitig mit einer sie umgebenden Siliziumnitridschicht (4) hergestellt.
(EN)This invention concerns a process for producing a semiconductor device for integrated circuits in which a stacked cell in an insulating layer (2) has a contact hole (9) filled with a plug (1). On the plug, condensator is provided with a lower electrode (5) which faces the plug (1), a paraelectric or ferroelectric dielectric (6) and an upper electrode (7). Between the plug (1) and the lower electrode (5) lies a barrier layer (39) which prevents oxidation of the plug (1). This barrier layer (3) is produced at the same time as the silicon nitride layer (4) encasing it.
(FR)L'invention concerne un procédé permettant de produire un dispositif à semi-conducteur pour circuits intégrés, selon lequel une cellule à empilement présente, dans une couche d'isolation, un trou de contact rempli avec un bouchon (1), trou de contact sur lequel est placé un condensateur pourvu d'une électrode inférieure (5) faisant face au bouchon (1), d'un diélectrique paraélectrique ou ferroélectrique (6) et d'une électrode supérieure (7). Entre le bouchon (1) et l'électrode inférieure (5) s'étend une couche d'arrêt (3) qui empêche une oxydation du bouchon (1). Cette couche d'arrêt (3) est produite simultanément avec une couche de nitrure de silicium qui l'entoure (4).
Designated States: CN, JP, KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)