WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998014847) SYSTEM AND METHOD FOR SIMULATING SIGNAL FLOW THROUGH A LOGIC BLOCK PATTERN OF A REAL TIME PROCESS CONTROL SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/014847    International Application No.:    PCT/US1997/016555
Publication Date: 09.04.1998 International Filing Date: 17.09.1997
Chapter 2 Demand Filed:    23.04.1998    
IPC:
G05B 13/02 (2006.01), G05B 19/042 (2006.01), G05B 19/418 (2006.01)
Applicants: HONEYWELL INC. [US/US]; Honeywell Plaza, Minneapolis, MN 55408 (US)
Inventors: LEIBOLD, William, S.; (US)
Agent: MIOLOGOS, Anthony; Honeywell Inc., Honeywell Plaza - MN12-8251, P.O. Box 524, Minneapolis, MN 55440-0524 (US)
Priority Data:
08/725,005 01.10.1996 US
Title (EN) SYSTEM AND METHOD FOR SIMULATING SIGNAL FLOW THROUGH A LOGIC BLOCK PATTERN OF A REAL TIME PROCESS CONTROL SYSTEM
(FR) SYSTEME ET PROCEDE DE SIMULATION DES FLUX DE SIGNAUX TRAVERSANT L'ARCHITECTURE DE BLOCS LOGIQUES D'UNE COMMANDE DE PROCESSUS EN TEMPS REEL
Abstract: front page image
(EN)A testing system for, and method of, simulating signal flow through a logic block pattern of a real time process control system. The system includes: (1) a memory that contains a data base of input data associated with simulated sensors and a rule base containing control rules and constituting a logic block pattern and (2) a processor that operates in an arbitrary time base to apply the input data to the control rules to simulate signal flow through the logic block pattern and thereby produce simulated output data and real time control system responses thereby testing the logic block pattern, the memory and the processor being detached from the real time process control system to prevent use of resources thereof in connection with the logic block pattern testing.
(FR)L'invention porte sur un système de commande et sur un procédé de simulation des flux de signaux traversant l'architecture de blocs logiques d'une commande de processus en temps réel. Ledit système comporte: (1) une mémoire contenant une base de données d'entrée associées à des détecteurs simulés, et une base de règles contenant des règles de commande et constituant une architecture de blocs logiques; et (2) un processeur fonctionnant en base de temps arbitraire et servant à appliquer les données d'entrée aux règles de commande de manière à simuler les flux de signaux traversant l'architecture de blocs logiques, et produisant ainsi des données simulées de sortie et les réponses en temps réel du système de commande. La mémoire et le processeur sont désolidarisés du système de commande de processus en temps réel afin d'empêcher d'en utiliser les ressources en relation avec le contrôle de l'architecture de blocs logiques.
Designated States: AU, CA, CN, JP.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)