WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998002990) SPIRAL SCRAMBLING
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/1998/002990 International Application No.: PCT/US1997/012479
Publication Date: 22.01.1998 International Filing Date: 14.07.1997
Chapter 2 Demand Filed: 12.02.1998
IPC:
H04L 9/06 (2006.01) ,H04L 9/26 (2006.01)
Applicants: ERICSSON INC.[US/US]; 7001 Development Drive P.O. Box 13969 Research Triangle Park, NC 27709, US
Inventors: DENT, Paul, W.; US
Agent: SAMRA, Robert, A.; Samra & Associates Suite 520 750 N. St. Paul Street Dallas, TX 75201, US
Priority Data:
08/682,33017.07.1996US
Title (EN) SPIRAL SCRAMBLING
(FR) BROUILLAGE EN SPIRALE
Abstract:
(EN) A system and a method for transforming an N-bit input value into a transformed N-bit output value which may be used for error correction coding or ciphering of the N-bit input value. In a representative embodiment, the system comprises means (50-54) for providing a set of all possible N-bit values as a plurality of mutually exclusive subsets each containing at least one possible N-bit value; means (56-60) for comparing the N-bit input value with each of the subsets to determine to which one of the subsets the N-bit input value belongs; and means (64) for selecting as the transformed N-bit output value an N-bit value from another one of the subsets. In accordance with the present invention, each of these subsets may be cyclically generated in a linear feedback shift register (LFSR) or, alternatively, stored in a memory.
(FR) Système et procédé servant à transformer une valeur d'entrée de N-bits en une valeur de sortie transformée de N-bits pouvant être utilisée pour un codage de correction d'erreur ou un chiffrement de la valeur d'entrée de N-bits. Dans un mode de réalisation représentatif, ce système comprend des moyens (50,54) servant à créer un ensemble de toutes les valeurs possibles de N-bits en tant que pluralité de sous-ensembles s'excluant mutuellement et contenant chacun au moins une valeur possible de N-bits; des moyens (56-60) servant à comparer la valeur d'entrée de N-bits à chacun des sous-ensembles afin de déterminer à quel sous-ensemble appartient la valeur d'entrée de N-bits; des moyens (64) servant à sélectionner en tant que valeur de sortie transformée de N-bits une valeur de N-bits depuis un autre des sous-ensembles. Selon l'invention, chacun des sous-ensembles peut être généré cycliquement dans un registre à décalage à rétroaction linéaire (LFSR) ou, dans un autre mode de réalisation, mémorisé dans une mémoire.
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, UZ, VN
African Regional Intellectual Property Organization (ARIPO) (GH, KE, LS, MW, SD, SZ, UG, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)