WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998002806) A DATA ADDRESS PREDICTION STRUCTURE UTILIZING A STRIDE PREDICTION METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/002806    International Application No.:    PCT/US1996/011847
Publication Date: 22.01.1998 International Filing Date: 16.07.1996
Chapter 2 Demand Filed:    09.02.1998    
IPC:
G06F 9/38 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; 5204 East Ben White Boulevard, Mail Stop 562, Austin, TX 78741 (US)
Inventors: PICKETT, James, K.; (US)
Agent: KIVLIN, B., Noel; Conley, Rose & Tayon, P.C., P.O. Box 3267, Houston, TX 77253-3267 (US).
PICKER, Madeline, M.; Brookes and Martin, "Association No. 14", High Holborn House, 52/54 High Holborn, London WC1V 6SE (GB)
Priority Data:
Title (EN) A DATA ADDRESS PREDICTION STRUCTURE UTILIZING A STRIDE PREDICTION METHOD
(FR) STRUCTURE DE PREDICTION D'ADRESSES DE DONNEES FAISANT APPEL A UN PROCEDE DE PREDICTION PAR ENJAMBEE
Abstract: front page image
(EN)A data prediction structure is provided. The data prediction structure stores base addresses and stride values in a prediction array. The base address and the stride value are added to form a data prediction address which is then used to fetch data bytes into a relatively small, relatively fast buffer which may be accessed by the decode stage(s) of the instruction processing pipeline. If the data associated with an operand address calculated by a decode stage resides in the buffer, the clock cycles used to perform the load operation occur before the instruction reaches the execution stage of the instruction processing pipeline. The execution stage clock cycles that are saved may be used to execute other instructions. Additionally, the base address is updated to the address generated by a decode unit each time a basic block is executed, and the stride value is updated when the data prediction address is found to be incorrect. In this way, the data prediction address may be more accurate than a static data prediction address.
(FR)L'invention concerne une structure de prédiction de données qui stocke des adresses de base et des valeurs d'enjambée dans un tableau de prédiction. L'adresse de base et la valeur d'enjambée sont additionnées pour former une adresse de prédiction de données qui est ensuite utilisée pour l'extraction d'octets de données et l'introduction de ces octets dans une mémoire tampon relativement petite et relativement rapide à laquelle peuvent avoir accès le ou les étage(s) du pipeline de traitement d'instructions. Si les données associées à une adresse d'opérande calculée par un étage de décodage se trouvent dans la mémoire tampon, les cycles d'horloge utilisés pour la réalisation de l'opération de chargement se déroulent avant que l'instruction atteigne l'étage d'exécution du pipeline de traitement d'instruction. Les cycles d'horloge de l'étage d'exécution économisés peuvent être utilisés pour l'exécution d'autres instructions. En outre, l'adresse de base est mise à jour en fonction de l'adresse générée par une unité de décodage chaque fois qu'un bloc de base est exécuté, et la valeur d'enjambée est mise à jour lorsqu'il est déterminé que l'adresse de prédiction de données est incorrecte. De cette façon, l'adresse de prédiction de données peut être plus précise qu'une adresse de prédiction de données statique.
Designated States: CN, JP, KR.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)