WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998002805) A LOAD/STORE UNIT WITH MULTIPLE POINTERS FOR COMPLETING STORE AND LOAD-MISS INSTRUCTIONS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/002805    International Application No.:    PCT/US1996/011846
Publication Date: 22.01.1998 International Filing Date: 16.07.1996
Chapter 2 Demand Filed:    12.11.1997    
IPC:
G06F 9/38 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; 5204 East Ben White Boulevard, Mail Stop 562, Austin, TX 78741 (US)
Inventors: TRAN, Thang, M.; (US)
Agent: KIVLIN, B., Noel; Conley, Rose & Tayon, P.C., P.O. Box 3267, Houston, TX 77253-3267 (US).
PICKER, Madeline M.; (Association No. 14), Brookes & Martin, High Holborn House, 52/54, High Holborn, London WC1V 6SE (GB)
Priority Data:
Title (EN) A LOAD/STORE UNIT WITH MULTIPLE POINTERS FOR COMPLETING STORE AND LOAD-MISS INSTRUCTIONS
(FR) UNITE DE CHARGEMENT/STOCKAGE A INDICATEURS MULTIPLES POUR ACHEVER DES INSTRUCTIONS DE STOCKAGE ET DE CHARGEMENT AYANT MANQUE LA MEMOIRE CACHE
Abstract: front page image
(EN)A superscalar microprocessor is provided having a load/store unit which receives a pair of pointers identifying the oldest outstanding instructions which are not in condition for retirement. The load/store unit compares these pointers with the reorder buffer tags of load instructions that miss the data cache and store instructions. A match must be found before the associated instruction accesses the data cache and the main memory system. The pointer-compare mechanism provides an ordering mechanism for load instructions that miss the data cache and store instructions.
(FR)L'invention concerne un microprocesseur superscalaire possédant une unité de chargement/stockage qui reçoit une paire d'indicateurs désignant les instructions en suspens les plus anciennes qui ne sont pas dans un état prêt au retrait. L'unité de chargement/stockage compare ces indicateurs avec les étiquettes de mémoire tampon de reclassement d'instructions de chargement qui ont manqué la mémoire cache de données et des instructions de stockage. Une correspondance doit être trouvée avant que l'instruction associée accède à la mémoire cache et au système de mémoire principale. Le mécanisme de comparaison d'indicateurs constitue un mécanisme de classement pour les instructions de chargement qui ont manqué la mémoire cache de données et les instructions de stockage.
Designated States: CN, JP, KR.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)