WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998002804) LOAD/STORE UNIT AND METHOD FOR NON-BLOCKING COMPLETION OF LOADS IN A SUPERSCALAR MICROPROCESSOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/002804    International Application No.:    PCT/US1996/011844
Publication Date: 22.01.1998 International Filing Date: 16.07.1996
Chapter 2 Demand Filed:    12.11.1997    
IPC:
G06F 9/38 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; 5204 East Ben White Boulevard, Mail Stop 562, Austin, TX 78741 (US)
Inventors: RAMAGOPAL, H., S.; (US).
HATTANGADI, Rajiv, M.; (US).
CHINNAKONDA, Muralidharan, S.; (US)
Agent: KIVLIN, B., Noel; Conley, Rose & Tayon, P.C., P.O. Box 3267, Houston, TX 77253-3267 (US).
PICKER, Madeline, M.; Brookes and Martin, "Assocation No. 14", High Holborn House, 52/54 High Holborn, London WC1V 6SE (GB)
Priority Data:
Title (EN) LOAD/STORE UNIT AND METHOD FOR NON-BLOCKING COMPLETION OF LOADS IN A SUPERSCALAR MICROPROCESSOR
(FR) UNITE DE CHARGEMENT/STOCKAGE PERMETTANT DE TERMINER DE FAÇON NON BLOQUANTE DES CHARGEMENTS DANS UN MICROPROCESSEUR SUPERSCALAIRE
Abstract: front page image
(EN)A load/store buffer is provided which allows both load memory operations and store memory operations to be stored within it. Memory operations are selected from the load/store buffer for access to the data cache, including cases where the memory operation selected is subsequent in program order to a memory operation which is known to miss the data cache and is stored in the buffer. In this way, other memory operations that may be waiting for an opportunity to access the data cache may make such accesses, while the memory operations that have missed await an opportunity to make a main memory request. Memory operations that have missed are indicated by a miss bit being set, so that the mechanism which selects memory operations to access the data cache may ignore them until they become non-speculative.
(FR)L'invention concerne une mémoire tampon de chargement/stockage dans laquelle des opérations de mémoire de chargement et des opérations de mémoire de stockage peuvent être stockées. Des opérations de mémoire sont sélectionnées à partir de la mémoire tampon de chargement/stockage pour accéder à la mémoire cache de données, y compris lorsque l'opération de mémoire sélectionnée suit, dans l'ordre du programme, une opération de mémoire qui est connue comme ayant manqué la mémoire cache de données et est stockée dans la mémoire tampon. De cette façon, d'autres opérations de mémoire qui éventuellement attendent une occasion d'accéder à la mémoire cache peuvent y accéder, tandis que les opérations de mémoire qui ont manqué la mémoire cache attendent une occasion de faire une demande de mémoire principale. Des opérations de mémoire qui ont manqué la mémoire cache sont indiquées par la mise à un d'un bit d'insuccès, de sorte que le mécanisme qui sélectionne les opérations de mémoire pour l'accès à la mémoire cache de données peut les ignorer jusqu'à ce qu'elles deviennent non spéculatives.
Designated States: CN, JP, KR.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)