WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998002801) A FUNCTIONAL UNIT WITH A POINTER FOR MISPREDICTED BRANCH RESOLUTION, AND A SUPERSCALAR MICROPROCESSOR EMPLOYING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/002801    International Application No.:    PCT/US1996/011841
Publication Date: 22.01.1998 International Filing Date: 16.07.1996
Chapter 2 Demand Filed:    04.02.1998    
IPC:
G06F 9/38 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; 5204 East Ben White Boulevard, Mail Stop 562, Austin, TX 78741 (US)
Inventors: TRAN, Thang, M.; (US)
Agent: KIVLIN, B., Noel; Conley, Rose & Tayon, P.C., P.O. Box 3267, Houston, TX 77253-3267 (US).
BROOKES & MARTIN; "Association No. 14", High Holborn House, 52/54 High Holborn, London WC1V 6SE (GB)
Priority Data:
Title (EN) A FUNCTIONAL UNIT WITH A POINTER FOR MISPREDICTED BRANCH RESOLUTION, AND A SUPERSCALAR MICROPROCESSOR EMPLOYING THE SAME
(FR) UNITE FONCTIONNELLE AVEC UN INDICATEUR POUR RESOLUTION DE BRANCHEMENT A ERREUR DE PREDICTION, ET MICROPROCESSEUR SUPERSCALAIRE COMPRENANT UNE TELLE UNITE
Abstract: front page image
(EN)A superscalar microprocessor is provided having functional units which receive a pointer (a reorder buffer tag) which is compared to the reorder buffer tags of the instructions currently being executed. The pointer identifies the oldest outstanding branch instruction. If a functional unit's reorder buffer tag matches the pointer, then that functional unit conveys its corrected fetch address to the instruction fetching mechanism of the superscalar microprocessor (i.e. the branch prediction unit). The superscalar microprocessor also includes a load/store unit which receives a pair of pointers identifying the oldest outstanding instructions which are not in condition for retirement. The load/store unit compares these pointers with the reorder buffer tags of load instructions that miss the data cache and store instructions. A match must be found before the associated instruction is presented to the data cache and the main memory system. The pointer-compare mechanism provides an ordering mechanism for load instructions that miss the data cache and store instructions.
(FR)L'invention concerne un microprocesseur superscalaire possédant des unités fonctionnelles qui reçoivent un indicateur (une étiquette de tampon de reclassement) qui est comparé avec les étiquettes de tampon de reclassement des instructions en cours d'exécution. L'indicateur désigne l'instruction de branchement en suspens la plus ancienne. Si une étiquette de tampon de reclassement d'une unité fonctionnelle correspond à l'indicateur, alors cette unité focntionnelle conduit son adresse d'extraction corrigée au mécanisme d'extraction d'instructions du microprocesseur superscalaire (c'est-à-dire l'unité de prédiction de branchement). Le microprocesseur superscalaire comprend également une unité de chargement/stockage qui reçoit une paire d'indicateurs désignant les instructions en suspens les plus anciennes qui ne sont pas dans un état prêt pour le retrait. Cette unité de chargement/stockage compare ces indicateurs avec les étiquettes de tampon de reclassement d'instructions de chargement qui ont manqué la mémoire cache de données et d'instructions de stockage. Une correspondance doit être trouvée avec que l'instruction associée soit présentée à la mémoire cache et au système de mémoire principale. Le mécanisme de comparaison d'indicateurs constitue un mécanisme de classement pour les instructions de chargement qui ont manqué la mémoire cache de données et les instructions de stockage.
Designated States: CN, JP, KR.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)