WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998000905) A TRANSISTOR BASED FREQUENCY MULTIPLIER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/000905    International Application No.:    PCT/US1997/011085
Publication Date: 08.01.1998 International Filing Date: 25.06.1997
Chapter 2 Demand Filed:    31.12.1997    
IPC:
H03B 19/14 (2006.01)
Applicants: THE WHITAKER CORPORATION [US/US]; Suite 450, 4550 New Linden Hill Road, Wilmington, DE 19808 (US) (For All Designated States Except US).
ZHANG, Xiangdong [CN/US]; (US) (For US Only).
YUN, Yong-Hoon [US/US]; (US) (For US Only)
Inventors: ZHANG, Xiangdong; (US).
YUN, Yong-Hoon; (US)
Agent: FRANCOS, William, S.; The Whitaker Corporation, Suite 450, 4550 New Linden Hill Road, Wilmington, DE 19808 (US)
Priority Data:
60/020,847 28.06.1996 US
08/753,627 27.11.1996 US
Title (EN) A TRANSISTOR BASED FREQUENCY MULTIPLIER
(FR) MULTIPLICATEUR DE FREQUENCE BASE SUR DES TRANSISTORS
Abstract: front page image
(EN)A frequency multiplier circuit receives an input signal and generates an output signal. The input waveform (110) has a frequency F¿1?. The output waveform (112) has a frequency nF¿1? wherein n is an even integer. The frequency multiplier circuit comprises first and second transistors T¿1? and T¿2?, each transistor having a base, emitter, and collector. The emitters of each transistor are coupled together and are connected to an output load (108). The collectors of each transistor are coupled together and are connected to a voltage potential (109). The base of each transistor receives an input waveform, wherein a first input waveform (110) at the first transistor base is 180° out of phase with a second input waveform (111) at the second transistor base.
(FR)Un circuit multiplicateur de fréquence reçoit un signal d'entrée et génère un signal de sortie. La forme d'onde d'entrée (110) possède une fréquence F¿1?. La forme d'onde de sortie (112) possède une fréquence nF¿1?, n étant un entier pair. Ce circuit multiplicateur de fréquence comprend un premier et un deuxième transistor T¿1? et T¿2? possédant chacun une base, un émetteur et un collecteur. Les émetteurs de chaque transistor sont couplés les uns aux autres et reliés à une charge de sortie (108). Les collecteurs de chaque transistor sont couplés les uns aux autres et reliés à un potentiel de tension (109). La base de chaque transistor reçoit une forme d'onde d'entrée, une première forme d'onde d'entrée (110) à la base du premier transistor étant déphasée de 180° par rapport à une deuxième forme d'onde d'entrée (111) à la base du deuxième transistor.
Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, US, UZ, VN.
African Regional Intellectual Property Organization (GH, KE, LS, MW, SD, SZ, UG, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)