WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1998000798) MODULAR CELL PLACEMENT SYSTEM WITH FAST PROCEDURE FOR FINDING A LEVELIZING CUT POINT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1998/000798    International Application No.:    PCT/US1997/011098
Publication Date: 08.01.1998 International Filing Date: 26.06.1997
Chapter 2 Demand Filed:    26.01.1998    
IPC:
G06F 17/50 (2006.01)
Applicants: LSI LOGIC CORPORATION [US/US]; 1551 McCarthy Boulevard, MS/D-106, Milpitas, CA 95035 (US)
Inventors: SCEPANOVIC, Ranko; (US).
KOFORD, James, S.; (US).
ANDREEV, Alexander E.; (RU)
Agent: SHAPIRO, Steven, E.; Mitchell, Silberberg & Knupp LLP, 11377 West Olympic Boulevard, Los Angeles, CA 90064 (US)
Priority Data:
08/671,651 28.06.1996 US
08/671,699 28.06.1996 US
Title (EN) MODULAR CELL PLACEMENT SYSTEM WITH FAST PROCEDURE FOR FINDING A LEVELIZING CUT POINT
(FR) SYSTEME MODULAIRE DE POSITIONNEMENT DE CELLULES COMPORTANT UN PROCESSUS RAPIDE SERVANT A DECOUVRIR UNE COUPURE D'EGALISATION
Abstract: front page image
(EN)A system for defining a cut point dividing a plurality of cells located on the surface of a semiconductor chip is disclosed herein. The surface has at least one region located thereon. The system comprises dividing each region into subregions, computing the capacity of each subregion, finding the maximum and minimum cell locations within each region, dividing the range spanning the maximum and minimum cell locations into a plurality of subintervals, calculating an index for each cell based on the subinterval containing the cell, accumulating cell heights for each subinterval, determining the values of cell heights for each region as the sum of cell heights for all prior regions, locating the minimum index such that the cell heights for each region are most closely proportional to the capacity of the associated subregion, and finding the cut line based on said minimum index and the maximum and minimum cell locations. The system further comprises a calculator which determines an offset of the cut line from the dividing line; a shifter which moves the location of said groups of cells by the offset such that the cut line coincides with the dividing line; and an overflow evaluator and compensator which shifts any cells outside said region to an edge of said region.
(FR)Système servant à définir une coupure divisant une pluralité de cellules placées sur la surface d'une puce à semi-conducteur. Une région au moins est située sur ladite surface. Ce système consiste à diviser chaque région en sous-régions, à calculer la capacité de chaque sous-région, à trouver les emplacements de cellule maximum et minimum à l'intérieur de chaque région, à diviser la distace séparant les emplacements de cellule maximum et minimum en une pluralité de sous-intervalles, à calculer un indice pour chaque cellule en fonction du sous-intervalle contenant la cellule, à accumuler les hauteurs de cellule pour chaque sous-intervalle, à déterminer les valeurs des hauteurs de cellule pour chaque région en tant que somme des hauteurs de cellule pour toutes les régions précédentes, à placer l'indice minimum de sorte que les hauteurs de cellule pour chaque région sont le plus étroitement proportionnelles à la capacité de la sous-région associée et à découvrir la ligne de coupure en fonction dudit indice minimum et des emplacements de cellule maximum et minimum. Ce système comprend, de plus, une calculatrice déterminant un décalage de la ligne de coupure par rapport à la ligne de division; un élément déplaçant l'emplacement desdits groupes de cellules selon un déplacement égal au décalage, de sorte que la ligne de coupure coïncide avec la ligne de division, ainsi qu'un évaluateur et compensateur de dépassement qui déplace toutes cellules hors de ladite région vers un bord de ladite région.
Designated States: CA, CN, JP, KR, SG.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)