WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997040501) PROGRAMMABLE READ-ONLY MEMORY WITH IMPROVED ACCESS TIME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/040501    International Application No.:    PCT/DE1997/000763
Publication Date: 30.10.1997 International Filing Date: 16.04.1997
Chapter 2 Demand Filed:    03.09.1997    
IPC:
G11C 16/04 (2006.01), G11C 16/26 (2006.01)
Applicants: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (For All Designated States Except US).
SEDLAK, Holger [DE/DE]; (DE) (For US Only)
Inventors: SEDLAK, Holger; (DE)
Priority Data:
196 15 407.3 18.04.1996 DE
Title (DE) PROGRAMMIERBARER FESTWERTSPEICHER MIT VERBESSERTER ZUGRIFFSZEIT
(EN) PROGRAMMABLE READ-ONLY MEMORY WITH IMPROVED ACCESS TIME
(FR) MEMOIRE MORTE PROGRAMMABLE A TEMPS D'ACCES PLUS RAPIDE
Abstract: front page image
(DE)Programmierbarer Festwertspeicher vom EEPROM-Typ, dessen Speicherzellen mit einem eine isolierte Gateelektrode (FG) aufweisenden Speichertransistor (ST) und einem dazu in Serie geschalteten Auswahltransistor (AT) gebildet sind, wobei der Drainanschluß eines jeweiligen Auswahltransistors (AT) mit einer Bitleitung (BL) und der Gateanschluß eines jeweiligen Auswahltransistors (AT) mit einer Wortleitung (WL) verbunden ist und der Steuergateanschluß (SG) der Speichertransistoren (ST) mit einer Lesespannung (U¿L?') beaufschlagbar ist, wobei der Wert der Lesespannung (U¿L?') von der Frequenz (f¿cl?) des Lesetaktes (takt1; takt2) abhängt.
(EN)This invention concerns a programmable read-only memory of the EEPROM type, the memory cells of which are constructed with a storage transistor (ST), which has an insulated gate electrode (FG), to which a selector transistor (AT) is connected in series. The drain terminal of each selector transistor (AT) is connected to a bit line (BL) and the gate terminal of each selector transistor (AT) is connected to word line (WL). The control gate terminal (SG) of the storage transistors (ST) can be loaded with a reading voltage (U¿L?'), the value of the reading voltage (U¿L?') depending upon the frequency (f¿cl?) of the read cycle (takt1, takt2).
(FR)L'invention concerne une mémoire morte programmable du type (EEPROM), dont les cellules sont constituées d'un transistor de mémorisation (ST) comprenant une électrode de grille isolée (FG), auquel est connecté en série un transistor de sélection (AT). La borne du drain que chaque transistor de sélection (AT) est reliée à une ligne de transmission de bits (BL) et la borne de grille de chaque transistor de sélection (AT) est reliée à une ligne de transmission de mots (WL). La borne de la grille de commande (SG) des transistors de mémorisation (ST) peut recevoir une tension de lecture (U¿L'?), la valeur de cette tension de lecture (U¿L'?) dépendant de la fréquence (f¿cl?) du cycle de lecture (takt1; takt2).
Designated States: BR, CN, JP, KR, MX, RU, UA, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)