WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997040444) LAYOUT FOR A SEMICONDUCTOR MEMORY DEVICE HAVING REDUNDANT ELEMENTS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/040444    International Application No.:    PCT/US1997/006348
Publication Date: 30.10.1997 International Filing Date: 16.04.1997
Chapter 2 Demand Filed:    19.11.1997    
IPC:
G11C 7/10 (2006.01), G11C 29/00 (2006.01)
Applicants: MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way, P.O. Box 6, Boise, ID 83707-0006 (US)
Inventors: MERRITT, Todd, A.; (US)
Agent: DALEY-WATSON, Christopher, J.; Seed and Berry L.L.P., 6300 Columbia Center, 701 Fifth Avenue, Seattle, WA 98104-7092 (US).
HIRSCH, Peter; Klunker.Schmitt-Nilson.Hirsch, Winzererstrasse 106, D-80797 München (DE)
Priority Data:
08/637,875 25.04.1996 US
Title (EN) LAYOUT FOR A SEMICONDUCTOR MEMORY DEVICE HAVING REDUNDANT ELEMENTS
(FR) AGENCEMENT POUR UNE MEMOIRE A SEMI-CONDUCTEUR AYANT DES ELEMENTS REDONDANTS
Abstract: front page image
(EN)The present invention reduces the area on a die required for rows and columns of redundant memory cells by sharing compare circuitry with banks of redundant memory cells based on division of the primary memory array into two or more 'planes'. Pass gates or multiplexers coupled between at least two banks of fuses and one compare circuit selectively couple the appropriate fuse bank to the compare circuit. Preferably, a bit in the address (e.g., address bit RA9 in a row address word having address bits A0-RA9) is received by and controls the multiplexer to select between the two banks of fuses. Additionally, the planes span blocks of memory in the memory array, where each block is divided by shared sense amplifiers. As a result, while eight lines are coupled to 16 rows or columns, only eight rows or columns will be active at any one time because isolation gates will enable only eight of the 16 rows or columns within two planes of memory. As a result, the present invention saves on the number of lines required to intercouple the compare circuits to the redundant rows/columns.
(FR)L'invention permet de diminuer la surface de la puce, nécessaire pour les rangées et les colonnes de cellules de mémoire redondantes, par le partage des circuits comparateurs avec des batteries de cellules de mémoire redondantes sur la base de la division du groupement de boîtiers de mémoire primaire en deux 'plans' ou davantage. Les portes de passage ou multiplexeurs couplés, entre aux moins deux batteries de fusibles et un circuit comparateur, couplent sélectivement la batterie de fusibles appropriée au circuit comparateur. De préférence, un bit dans l'adresse (par exemple le bit d'adresse RA9 dans un mot d'adresse de rangée, ayant les bits d'adresse A0-RA9) est reçu par le multiplexeur et commande ce dernier pour qu'il choisisse entre les deux batteries de fusibles. En plus, les plans couvrent des blocs de mémoire dans le groupement de boîtiers de mémoire, où chaque bloc est divisé par des amplificateurs de détection partagés. Dans ces conditions, alors que 8 lignes sont couplées à 16 rangées ou colonnes, seulement 8 rangées ou colonnes seront actives à n'importe quel moment, parce que les portes d'isolement ne vont valider que 8 des 16 rangées ou colonnes dans deux plans de la mémoire. Ainsi, la présente invention permet d'économiser sur le nombre de lignes nécessaires pour interconnecter les circuits comparateurs aux rangées/colonnes redondantes.
Designated States: AL, AM, AT, AU, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, UZ, VN, YU.
African Regional Intellectual Property Organization (GH, KE, LS, MW, SD, SZ, UG)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)