WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997039437) HIGH-SPEED VIDEO FRAME BUFFER USING SINGLE PORT MEMORY CHIPS WHERE PIXEL INTENSITY VALUES FOR DISPLAY REGIONS ARE STORED AT CONSECUTIVE ADDRESSES OF MEMORY BLOCKS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/039437    International Application No.:    PCT/US1997/005983
Publication Date: 23.10.1997 International Filing Date: 11.04.1997
Chapter 2 Demand Filed:    12.11.1997    
IPC:
G09G 5/393 (2006.01), G09G 5/395 (2006.01), G09G 5/399 (2006.01)
Applicants: INTERGRAPH CORPORATION [US/US]; One Madison Industrial Park, Huntsville, AL 35894-0001 (US) (For All Designated States Except US).
BUCKELEW, Matt, E. [US/US]; (US) (For US Only).
CARLTON, Stewart, G. [US/US]; (US) (For US Only).
DEMING, James, L. [US/US]; (US) (For US Only).
FARMER, Michael, S. [US/US]; (US) (For US Only).
HEINRICH, Steven, J. [US/US]; (US) (For US Only).
MOSLEY, Mark, A. [US/US]; (US) (For US Only).
WHITMORE, Clifford, A. [US/US]; (US) (For US Only)
Inventors: BUCKELEW, Matt, E.; (US).
CARLTON, Stewart, G.; (US).
DEMING, James, L.; (US).
FARMER, Michael, S.; (US).
HEINRICH, Steven, J.; (US).
MOSLEY, Mark, A.; (US).
WHITMORE, Clifford, A.; (US)
Agent: SUNSTEIN, Bruce, D.; Bromberg & Sunstein L.L.P., 125 Summer Street, Boston, MA 02110-1618 (US)
Priority Data:
60/015,349 12.04.1996 US
Title (EN) HIGH-SPEED VIDEO FRAME BUFFER USING SINGLE PORT MEMORY CHIPS WHERE PIXEL INTENSITY VALUES FOR DISPLAY REGIONS ARE STORED AT CONSECUTIVE ADDRESSES OF MEMORY BLOCKS
(FR) TAMPON DE TRAMES VIDEO A VITESSE ELEVEE UTILISANT DES PUCES MEMOIRES A PORT UNIQUE OU LES VALEURS D'INTENSITE DES PIXELS DESTINES AUX ZONES D'AFFICHAGE SONT STOCKEES AU NIVEAU D'ADRESSES CONSECUTIVES DE BLOCS MEMOIRES
Abstract: front page image
(EN)In standard display systems pixel data are stored in the frame buffer such that all data related to a pixel (both intensity values and non-display data as masks, Fast Clear etc.) are stored in a memory word; consecutive pixels of a line are stored in subsequent memory words. This data arrangement causes several memory accesses to be necessary for operations as drawing etc. on a set of neighbouring pixels. The present invention speeds up such operations by subdividing the display area in (rectangular) blocks, whose pixel data are stored in corresponding blocks of subsequent memory words. For each pixel, display data only are stored in a block, and non-display data are stored elsewhere, so that burst access mode can be used for accessing a set of neighbouring pixel display data in a single operation. The arrangement based on rectangular blocks is particularly advantageous for writing triangles, vectors etc. Each block is preferably stored across interleaved memory banks, that may be accessed in parallel for rendering and display. Dual bank operation (opening two pages at once) can be effected according to a checker-board block allocation, which still improves triangle and vector management. The invention is particularly suitable for SDRAM arrays having a single access port.
(FR)Dans les systèmes d'affichage standards, les données pixels sont stockées dans le tampon de trames, de façon que toutes les données concernant un pixel (tant les valeurs d'intensité que les données non destinées à l'affichage telles que masques, Fast Clear, etc.) sont stockées dans un mot mémoire; les pixels consécutifs d'une ligne sont stockés dans les mots mémoires consécutifs. Cette disposition des données fait que plusieurs accès en mémoire sont nécessaires pour des opérations telles que le dessin, etc., sur une série de pixels voisins. La présente invention accélère ces opérations en subdivisant la zone d'affichage en blocs (rectangulaires), dont les données pixels sont stockées dans les blocs correspondants des mots mémoires suivants. Pour chaque pixel, les données d'affichage seules sont stockées dans un bloc, et les données non destinées à l'affichage sont stockées ailleurs, de façon que le mode d'accès en rafales puisse être utilisé pour accéder à un groupe de données d'affichage de pixels voisins en une seule opération. Cette disposition basée sur des blocs rectangulaires est particulièrement avantageuse pour le dessin de triangles, de vecteurs, etc. Chaque bloc est de préférence stocké dans des blocs de mémoire à entrelacement, auxquels on peut accéder en parallèle pour le rendu et l'affichage. Une mise en ÷uvre de blocs doubles (ouverture de deux pages à la fois) peut être effectuée suivant une attribution de blocs en damier, ce qui améliore encore la gestion des triangles et des vecteurs. L'invention convient notamment pour les ensembles mémoire DRAM synchrone comportant un seul port d'accès.
Designated States: US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: English (EN)
Filing Language: English (EN)