WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO1997037354) SOLID-STATE MEMORY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/1997/037354    International Application No.:    PCT/DE1997/000576
Publication Date: 09.10.1997 International Filing Date: 20.03.1997
Chapter 2 Demand Filed:    11.09.1997    
IPC:
G11C 8/08 (2006.01), G11C 16/12 (2006.01), G11C 16/14 (2006.01)
Applicants: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (For All Designated States Except US).
ZETTLER, Thomas [DE/DE]; (DE) (For US Only)
Inventors: ZETTLER, Thomas; (DE)
Priority Data:
196 12 456.5 28.03.1996 DE
Title (DE) HALBLEITERSPEICHERVORRICHTUNG
(EN) SOLID-STATE MEMORY DEVICE
(FR) MEMOIRE A SEMI-CONDUCTEURS
Abstract: front page image
(DE)Die Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung mit einer Vielzahl von auf einem Halbleitersubstrat (5) angeordneten Speicherzellen (SZ) zur programmierbaren Speicherung von Dateninhalten, welche Halbleiterspeichervorrichtung in wenigstens zwei Betriebszuständen betreibbar ist, von denen der erste einem Löschen des Dateninhalts aus einer Speicherzelle (SZ) und der zweite einer Aufrechterhaltung eines Dateninhalts einer Speicherzelle (SZ) zugeordnet ist, mit einer Auswahlschaltung zur Auswahl einer zusammengehörenden Gruppe von Speicherzellen (SZ), sowie mit wenigstens einer Ansteuerschaltung (11, 39, 40) mit einer den Speicherzellen (SZ) zugeordneten Ansteuerleitung (35) zum selektiven Anlegen einer Löschspannung und einer Referenzspannung an die ausgewählte Gruppe von Speicherzellen (SZ). Zur Ansteuerung der von der Auswahlschaltung ausgewählten Gruppe von Speicherzellen (SZ) für die Betriebszustände Löschen und Aufrechterhalten des Dateninhalts der Speicherzellen (SZ) ist eine für alle Speicherzellen (SZ) einer Gruppe gemeinsam zugeordnete Ansteuerschaltung (11, 39, 40) mit einer einzigen Ansteuerleitung (35) zur Kopplung an sämtliche Speicherzellen (SZ) der ausgewählten Gruppe vorgesehen, auf welcher Ansteuerleitung (35) selektiv die Löschspannung und die Referenzspannung aktiv an die ausgewählte Gruppe von Speicherzellen (SZ) geschaltet ist.
(EN)The invention relates to a solid-state memory device with a plurality of memory cells (SZ) which are arranged on a semiconductor substrate (5) and used for programmable storage of data contents. Said solid-state memory device can be operated in at least two operation states, the first thereof being associated with erasure of the data contents from a memory cell (SZ) and the second with maintaining data contents of a memory cells (SZ). Said solid-state memory device also has a selector module for selecting an associated group of memory cells (SZ), and at least one control circuit (11, 39, 40) with a control line (35) which is associated with the memory cells (SZ) and is used for selective application of an erasure voltage and a reference voltage on the selected group of memory cells (SZ). To control the memory-cell (SZ) group which is selected from the selector module and used for the operation states erasure and maintenance of the data contents of the memory cells (SZ), a control circuit (11, 39, 40) common to all memory cells (SZ) of a group is provided with a single control line (35) for coupling to all the memory cells (SZ) of the selected group. The erasure voltage is connected selectively and the reference voltage actively on said control line (35) to the selected group of memory cells (SZ).
(FR)L'invention concerne une mémoire à semi-conducteurs comportant une pluralité de cellules mémoires (SZ) disposées sur un substrat à semi-conducteurs (5), et pouvant stocker de façon programmable des données. La mémoire peut fonctionner selon au moins deux modes, le premier étant affecté à l'effacement des données contenues dans une cellule mémoire (SZ) et le second à la conservation des données contenues dans une cellule mémoire (SZ). La mémoire comporte un circuit de sélection permettant de sélectionner un groupe associé de cellules mémoires (SZ), ainsi qu'au moins un circuit de commande (11, 39, 40) avec un câble de commande (35) affecté à l'une des cellules mémoires (SZ), qui permet d'appliquer sélectivement une tension d'effacement et une tension de référence au groupe sélectionné de cellules mémoires (SZ). Pour commander le groupe de cellules (SZ) sélectionné par le circuit de sélection et utilisé pour les états de fonctionnement d'effacement et de conservation des données contenues dans les cellules (SZ), un circuit de commande (11, 39, 40) commun à toutes les cellules (SZ) d'un groupe est pourvu d'un câble de commande unique (35), qui permet de coupler le groupe sélectionné à l'ensemble des cellules (SZ). Sur ledit câble de commande (35), la tension d'effacement est reliée de manière sélective et la tension de référence de manière active au groupe de cellules (SZ) sélectionné.
Designated States: BR, CN, JP, KR, MX, RU, UA, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Publication Language: German (DE)
Filing Language: German (DE)